內容簡介
《Cadence高速電路闆設計與仿真(第5版)――信號與電源完整性分析》以Cadence Allegro SPB 16.6為基礎,以具體的高速PCB為範例,詳盡講解瞭IBIS模型的建立、高速PCB的預布局、拓撲結構的提取、反射分析、串擾分析、時序分析、約束驅動布綫、後布綫DRC分析、差分對設計等信號完整性分析,以及目標阻抗、電源噪聲、去耦電容器模型與布局、電源分配係統、電壓調節模塊、電源平麵、單節點仿真、多節點仿真、直流分析、交流分析、模型提取等電源完整性分析內容。
作者簡介
周潤景教授,IEEE/EMBS會員,中國電子學會高級會員,航空協會會員,主要研究方嚮是高速數字係統的信號與電源完整性聯閤設計與優化,具有豐富的數字電路、傳感器與檢測技術、模式識彆、控製工程、EDA技術等課程的教學經驗。
目錄
第1章 高速PCB設計知識
1.1 學習目標
1.2 課程內容
1.3 高速PCB設計的基本概念
1.4 PCB設計前的準備工作
1.5 高速PCB布綫
1.6 布綫後信號完整性仿真
1.7 提高抗電磁乾擾能力的措施
1.8 測試與比較
1.9 混閤信號布局技術
1.10 過孔對信號傳輸的影響
1.11 一般布局規則
1.12 電源完整性理論基礎
1.13 本章思考題
第2章 仿真前的準備工作
2.1 學習目標
2.2 分析工具
2.3 IBIS模型
2.4 驗證IBIS模型
2.5 預布局
2.6 PCB設置
2.7 基本的PCB SI功能
2.8 本章思考題
第3章 約束驅動布局
3.1 學習目標
3.2 相關概念
3.3 信號的反射
3.4 串擾的分析
3.5 時序分析
3.6 分析工具
3.7 創建總綫(Bus)
3.8 預布局拓撲提取和仿真
3.9 前仿真時序
3.10 模闆應用和約束驅動布局
3.11 本章思考題
第4章 約束驅動布綫
4.1 學習目標
4.2 手工布綫
4.3 自動布綫
4.4 本章思考題
第5章 後布綫DRC分析
5.1 學習目標
5.2 為多闆仿真創建DesignLink
5.3 後仿真
5.4 本章思考題
第6章 差分對設計
6.1 學習目標
6.2 建立差分對
6.3 仿真前的準備工作
6.4 仿真差分對
6.5 差分對約束
6.6 差分對布綫
6.7 後布綫分析
6.8 本章思考題
第7章 電源完整性工具
7.1 學習目標
7.2 課程內容
7.3 電源完整性分析工具
7.4 進行電源完整性分析的意義
7.5 目標阻抗
7.6 PDS中的噪聲
7.7 去耦電容器
7.8 電源分配係統(PDS)
7.9 電壓調節模塊(VRM)
7.10 電源平麵
7.11 Allegro PCB PI option XL電源完整性分析流程
7.12 Allegro PCB PI option XL的使用步驟
7.13 本章思考題
第8章 電容器和單節點仿真
8.1 學習目標
8.2 第7章迴顧
8.3 去耦電容器
8.4 去耦電容器的頻率響應
8.5 電源/地平麵對上的電容器模型
8.6 串聯諧振
8.7 並聯諧振
8.8 使用Allegro PCB PI option XL設計目標阻抗
8.9 本章思考題
第9章 平麵和多節點仿真
9.1 學習目標
9.2 第8章迴顧
9.3 電容器布局
9.4 平麵模型
9.5 電源平麵的損耗
9.6 多節點仿真
9.7 使用電源完整性工具進行多節點分析
9.8 本章思考題
第10章 貼裝電感和電容器庫
10.1 學習目標
10.2 第9章迴顧
10.3 電源完整性工具元器件庫的管理
10.4 電容器中的電感
10.5 在Allegro PCB PI option XL中配置電容器
10.6 使用Allegro PCB PI option XL創建電容器模型
10.7 對PCB進行電源完整性分析
10.8 本章思考題
第11章 通道分析
11.1 學習目標
11.2 新增功能
11.3 前提條件
11.4 SigXplorer增強功能
11.5 圖形用戶界麵更新
11.6 其他增強功能
11.7 腳本演示
11.8 本章思考題
第12章 PDN分析
12.1 學習目標
12.2 新增功能
12.3 更新的圖形界麵
12.4 新的PDN分析流程
12.5 性能增強
12.6 PDN分析過程
12.7 去耦電容器的管理
12.8 單節點分析
12.9 直流分析
12.10 交流分析
12.11 模型提取
12.12 本章思考題
前言/序言
Cadence高速電路闆設計與仿真(第5版)――信號與電源完整性分析 下載 mobi epub pdf txt 電子書 格式