Cadence Allegro實戰攻略與高速PCB設計（配視頻教程） 下載 mobi epub pdf 電子書 2024

☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

　　本書以Cadence公司目前穩定的SPB 16.6版本中的OrCAD和Allegro為基礎，詳細介紹瞭使用SPB 16.6實現原理圖與高速PCB設計的方法和技巧。本書結閤設計實例，配閤大量圖片，以通俗易懂的方式介紹PCB設計流程和常用電路模塊的PCB設計方法。 本書注重實踐和應用技巧的分享。全書共分17章，主要內容以PCB設計流程為綫索，以某項目實例為基礎，介紹從原理圖設計、設計環境定義、封裝庫建立、數據導入，到PCB的布局、布綫、疊層阻抗設計、約束管理器使用、多人協同設計，以及後期處理和生産文件的輸齣等一係列流程。另外，還介紹瞭Allegro軟件高級功能應用、多顆DDR3的設計實例、射頻電路的設計實例等，這些實例上手快，工程實用性強，有助於讀者快速入門。 書中實例的部分源文件和視頻已在隨書附贈的光盤中，讀者可參考學習。

作者簡介

杜正闊，從事PCB設計行業十多年，有著豐富的設計實踐經驗，所涉及的産品眾多，包括電腦及周邊、數據通信、無綫射頻、教育醫療、消費電子等各類電子産品，精通高速PCB設計相關知識，精通Cadence Allegro軟件的使用，並熟悉多種行業軟件。曾在北京、上海、廣州主講數十場關於Cadence Allegro軟件使用，高速PCB設計技術的公益培訓和講座。

目錄

第1章 概述 1
1．1 PCB概述 1
1．1．1 PCB發展過程 1
1．1．2 PCB的功能 1
1．1．3 PCB設計發展趨勢 1
1．2 PCB基本術語 2
1．3 Cadence公司簡介 3
1．4 Cadence硬件係統設計流程 3
1．5 Cadence闆級設計解決方案 3
1．6 Cadence SPB軟件安裝 7
1．7 本書章節介紹 9
1．8 本章小結 10
第2章 OrCAD Capture原理圖設計 11
2．1 Capture平颱簡介 11
2．2 Capture平颱原理圖環境設置 11
2．2．1 Capture創建原理圖工程 11
2．2．2 常用設計參數的設置 13
2．3 創建原理圖符號庫 16
2．3．1 創建單個符號 16
2．3．2 創建復閤符號 20
2．3．3 創建分割符號 22
2．3．4 電子錶格創建符號 23
2．3．5 符號創建技巧 24
2．4 原理圖設計規範 25
2．5 符號庫管理 26
2．5．1 添加符號庫 26
2．5．2 刪除符號庫 27
2．6 創建項目 27
2．6．1 放置元器件 27
2．6．2 選擇元器件 27
2．6．3 移動元器件 28
2．6．4 鏇轉元器件 28
2．6．5 復製與粘貼元器件 29
2．6．6 刪除元器件 29
2．6．7 同一頁麵內的電氣連接 29
2．6．8 放置無連接標記 31
2．6．9 總綫連接 32
2．6．10 放置電源和地符號 32
2．6．11 不同頁麵電氣連接 33
2．6．12 添加圖片和Text文字注釋 34
2．6．13 器件編號排序 35
2．6．14 DRC驗證 36
2．7 搜索命令的使用 36
2．8 瀏覽工程的使用 37
2．8．1 Browse的使用 37
2．8．2 瀏覽元器件 37
2．8．3 瀏覽信號 38
2．9 元器件替換與更新 39
2．9．1 批量替換Replace Cache 39
2．9．2 批量更新Update Cache 40
2．10 元器件屬性添加 40
2．10．1 封裝屬性 40
2．10．2 頁碼屬性 42
2．10．3 Swap屬性 43
2．10．4 閤並屬性 44
2．11 創建網錶 45
2．11．1 Allegro第一方網錶參數設置 45
2．11．2 輸齣網錶常見錯誤及解決方案 47
2．12 設計交互 47
2．13 創建器件清單（BOM錶） 49
2．14 常用快捷鍵 49
2．15 本章小結 50
第3章 Allegro PCB設計環境介紹 51
3．1 係統環境介紹 51
3．1．1 變量設置 51
3．1．2 PCBENV目錄介紹 51
3．2 Allegro啓動簡介 52
3．2．1 啓動方法 52
3．2．2 歡迎界麵 53
3．2．3 功能組件介紹 53
3．3 Allegro工作界麵介紹 54
3．3．1 菜單欄 55
3．3．2 工具欄 55
3．3．3 功能麵闆 56
3．3．4 狀態欄 59
3．4 Design Parameter常規設置 60
3．4．1 Display選項卡 61
3．4．2 Design選項卡 65
3．4．3 Route選項卡 66
3．5 User Preference的常規設置 67
3．5．1 Display類 68
3．5．2 Drawing類 70
3．5．3 Drc類 71
3．5．4 Logic類 72
3．5．5 Path類 72
3．5．6 Placement類 74
3．5．7 Route類 74
3．5．8 Ui類 75
3．5．9 常用設置的搜索與收藏 76
3．6 工作區域鍵鼠操作 77
3．6．1 視窗縮放 77
3．6．2 stroke功能的定義與使用 78
3．7 script的錄製與使用 79
3．7．1 錄製 79
3．7．2 調用和編輯 80
3．8 快捷鍵定義 80
3．8．1 查看快捷鍵 80
3．8．2 定義快捷鍵 81
3．8．3 快捷鍵定義技巧 82
3．8．4 實用快捷鍵示例 82
3．9 常用圖層及其顔色可見設置 83
3．9．1 Class/Subclass介紹 83
3．9．2 設置界麵介紹 84
3．9．3 設置方法 89
3．10 文件類型介紹 90
3．11 其他主要工具介紹 90
3．11．1 Batch DRC 91
3．11．2 DB Doctor 91
3．11．3 Environment Editor 91
3．11．4 OrCAD Layout Translator 92
3．11．5 Pad Designer 92
3．11．6 Pads Translator 92
3．11．7 P-CAD Translator 93
3．12 本章小結 93
第4章 Allegro PCB封裝庫管理 94
4．1 封裝知識介紹 94
4．2 封裝文件類型介紹 94
4．3 焊盤介紹 94
4．4 焊盤命名規則 95
4．5 焊盤尺寸規範 95
4．6 封裝命名規範 97
4．7 焊盤的創建 100
4．7．1 焊盤創建功能界麵介紹 100
4．7．2 規則貼片焊盤設計 102
4．7．3 異形錶貼焊盤的介紹和創建 103
4．7．4 規則通孔焊盤設計 106
4．8 創建PCB封裝實例 109
4．8．1 錶貼封裝的手工創建 109
4．8．2 插件封裝的手工創建 110
4．8．3 錶貼封裝的自動創建 112
4．8．4 機械封裝的介紹和新建 117
4．9 封裝建立常見錯誤 118
4．10 本章小結 118
第5章 相關數據導入 119
5．1 導入結構圖 119
5．2 生成闆框 120
5．2．1 手工繪製 120
5．2．2 由結構圖生成 122
5．3 繪製布局布綫區域 125
5．4 導入網錶 126
5．4．1 設置封裝庫路徑 127
5．4．2 導入網錶 128
5．4．3 導入網錶常見錯誤及解決方案 129
5．5 本章小結 129
第6章 布局設計 130
6．1 布局設置 130
6．1．1 顯示設置 131
6．1．2 圖層設置 131
6．1．3 格點設置 134
6．2 布局基本要求 135
6．3 布局常用命令 135
6．3．1 設置Room區域 135
6．3．2 手工放置後颱零件 136
6．3．3 自動放置後颱零件 138
6．3．4 Group命令 140
6．3．5 移動命令 141
6．3．6 鏡像命令 144
6．3．7 鏇轉命令 144
6．3．8 復製命令 145
6．3．9 點亮顔色命令 146
6．3．10 打開飛綫命令 146
6．3．11 關閉飛綫命令 147
6．3．12 固定命令 148
6．3．13 固定解除命令 149
6．3．14 對齊命令 149
6．3．15 替代封裝 151
6．3．16 Swap命令 152
6．3．17 Temp Group功能 152
6．3．18 查詢命令 153
6．3．19 測量命令 153
6．4 布局實例 154
6．4．1 結構件放置 154
6．4．2 電源地屬性設置 159
6．4．3 OrCAD與Allegro交互布局 160
6．4．4 模塊布局 161
6．4．5 器件布局的復用 162
6．4．6 禁布/限高區域的布局 165
6．4．7 主要關鍵芯片布局規劃 167
6．4．8 電源通道評估、規劃 168
6．4．9 基於EMC、SI/PI、RF、Thermal的幾個考慮要點 169
6．5 輸齣封裝庫 169
6．6 更新封裝 169
6．7 輸齣元器件坐標文件 170
6．8 輸入元器件坐標文件 171
6．9 本章小結 171
第7章 PCB疊層與阻抗設計 172
7．1 PCB設計中的阻抗 172
7．2 PCB疊層 172
7．2．1 概述 172
7．2．2 疊層材料簡介 173
7．2．3 層疊加工順序 174
7．2．4 多層印製闆設計 175
7．3 PCB走綫的阻抗控製簡介 178
7．4 六層闆疊層設計實例 178
7．5 八層闆疊層設計實例 180
7．6 十層闆疊層設計實例 183
7．7 本章小結 185
第8章 約束管理器介紹 186
8．1 Constraint Manager界麵介紹 186
8．1．1 啓動Constraint Manager 186
8．1．2 工作界麵介紹 186
8．2 常用約束規則模式介紹 187
8．3 Xnet設置 193
8．4 約束規則優先級介紹 195
8．5 Bus的介紹和創建 195
8．6 約束規則區域的介紹和創建 196
8．7 物理約束規則設置 197
8．7．1 物理約束規則介紹 197
8．7．2 創建物理約束規則模闆 198
8．7．3 分配物理約束規則模闆 199
8．7．4 區域物理約束規則的創建與設定 200
8．8 間距約束規則設置 201
8．8．1 創建間距約束規則模闆 202
8．8．2 Net Class的介紹和創建 202
8．8．3 分配間距約束規則模闆 203
8．8．4 間距約束規則比對 203
8．8．5 區域間距約束規則的創建與設定 204
8．9 Same Net間距約束規則設置 205
8．9．1 Same Net間距約束規則介紹 205
8．9．2 創建Same Net間距約束規則模闆 207
8．9．3 分配Same Net間距約束規則模闆 207
8．10 盲埋孔規則設置 208
8．10．1 生成盲埋孔 208
8．10．2 設置盲埋孔約束規則 210
8．10．3 盲埋孔層標記與顔色顯示設置 211
8．11 封裝引腳長度導入 212
8．12 電氣約束規則設置 215
8．12．1 絕對傳輸延遲介紹 215
8．12．2 相對傳輸延遲介紹 216
8．13 差分對設置 220
8．13．1 自動創建差分對 220
8．13．2 手動創建差分對 221
8．14 約束規則數據復用 224
8．14．1 約束規則導齣 224
8．14．2 約束規則導入 225
8．15 本章小結 226
第9章 敷銅處理 227
9．1 電源地平麵介紹 227
9．1．1 平麵層功能介紹 227
9．1．2 正負片介紹 227
9．2 相關要求 228
9．2．1 載流能力 228
9．2．2 生産工藝 228
9．2．3 電源流嚮規劃 229
9．3 敷銅介紹 231
9．3．1 靜態銅箔與動態銅箔 231
9．3．2 動態銅箔參數設置 232
9．3．3 靜態銅箔參數設置 235
9．3．4 銅箔命令簡介 237
9．3．5 銅箔優先級設置 238
9．3．6 開關電源敷銅實例 239
9．4 負片平麵分割 242
9．4．1 平麵分割要求 242
9．4．2 電源區域規劃 242
9．5 本章小結 244
第10章 布綫設計 245
10．1 布綫環境設置 245
10．1．1 顯示設置 245
10．1．2 圖層設置 246
10．1．3 格點設置 249
10．2 布綫規劃 250
10．2．1 布綫思路 250
10．2．2 GRE布綫規劃 251
10．3 Fanout功能和常規樣式 256
10．4 布綫常用命令 257
10．4．1 拉綫命令 257
10．4．2 移綫命令 262
10．4．3 刪除命令 264
10．4．4 復製命令 266
10．4．5 布綫優化命令 268
10．5 布綫復用 269
10．6 等長繞綫 273
10．6．1 自動繞綫 273
10．6．2 手動繞綫 274
10．7 淚滴的添加和刪除 278
10．7．1 淚滴的添加 278
10．7．2 淚滴的刪除 279
10．8 漸變綫設計 279
10．9 大麵積敷銅和陣列過孔 281
10．9．1 大麵積敷銅 281
10．9．2 陣列過孔 282
10．10 ICT測試點介紹 283
10．10．1 參數設置 284
10．10．2 自動添加測試點 287
10．10．3 手動添加測試點 288
10．10．4 輸齣報告 289
10．11 本章小結 290
第11章 後處理 291
11．1 零件編號重排 291
11．2 手動更改元器件編號 297
11．3 重命名元器件編號返標原理圖 297
11．4 絲印調整 299
11．4．1 絲印調整要求 299
11．4．2 字號設置 299
11．4．3 修改絲印字號 300
11．4．4 添加絲印 301
11．4．5 修改絲印 302
11．4．6 移動絲印 302
11．4．7 絲印指示 303
11．4．8 端點編輯功能 305
11．5 AutoSilk 306
11．6 尺寸標注 307
11．6．1 設置尺寸標注參數 307
11．6．2 尺寸標注命令介紹 308
11．7 標注實例 309
11．7．1 綫性尺寸標注（Linear dimension） 309
11．7．2 相對坐標標注（Datum dimension） 310
11．7．3 角度標注（Angular dimension） 311
11．7．4 其他標注 311
11．8 工藝說明 312
11．9 本章小結 312
第12章 設計驗證 313
12．1 驗證設計狀態 313
12．2 絲印文字檢查 314
12．3 報錶檢查 315
12．3．1 多餘綫段和多餘過孔 315
12．3．2 單點網絡 315
12．3．3 未完成連接的網絡 316
12．3．4 總體設計信息報告 316
12．4 其他 317
12．5 部分常見DRC符號說明 318
12．6 本章小結 319
第13章 相關文件輸齣 320
13．1 鑽孔錶格的設置與生成 320
13．1．1 鑽孔符號優化 320
13．1．2 符號提取 322
13．2 輸齣鑽帶 323
13．2．1 參數設置 323
13．2．2 輸齣文件 324
13．3 光繪輸齣 325
13．3．1 參數介紹 325
13．3．2 光繪添加方法 326
13．3．3 輸齣光繪 331
13．4 輸齣IPC網錶 332
13．5 輸齣Placement坐標文件 332
13．6 輸齣PDF文件 333
13．7 輸齣結構圖 333
13．8 光繪文件歸類打包 335
13．9 本章小結 336
第14章 多人協同設計 337
14．1 多人協同設計介紹 337
14．2 導入/導齣Sub-Drawing 337
14．3 Team Design協同設計 339
14．3．1 創建設計區域Create Partitions 340
14．3．2 Workflow Manager 分區管理 341
14．4 本章小結 345
第15章 軟件高級功能介紹 346
15．1 Skill二次開發 346
15．2 設計環境參數復用 348
15．3 傳輸綫參數計算 349
15．4 背鑽設計 350
15．5 無盤設計 354
15．6 Timing Vision 355
15．7 自動等長 356
15．8 相位等長 358
15．9 自動相位等長（AiPT） 359
15．10 自動圓弧轉換 362
15．11 自動修改差分綫綫寬綫距 362
15．12 查看走綫寄生參數 365
15．13 檢查無參考層的走綫 365
15．14 PCB直接修改網絡連接 366
15．15 不同設計文件的對比 368
15．16 生成疊層錶格 369
15．17 削盤功能介紹 370
15．18 自動連接 372
15．19 輸齣ODB++文件 372
15．20 本章 Cadence Allegro實戰攻略與高速PCB設計（配視頻教程） 下載 mobi epub pdf txt 電子書 格式

評分☆☆☆☆☆

還不錯呦，質感挺好的，內容很詳細。

評分☆☆☆☆☆

總體不錯～要是能更詳細就好瞭～

評分☆☆☆☆☆

滿意 好評 有細節亮點 值

評分☆☆☆☆☆

幫老公買的，說是正版的，很有用

評分☆☆☆☆☆

學習充電，內容不錯

評分☆☆☆☆☆

感覺很一般，還那麼貴

評分☆☆☆☆☆

看瞭，寫的比較全，價格有點虛高，不值

評分☆☆☆☆☆

書比較新穎，希望可以學到新的東西

評分☆☆☆☆☆

學習充電，內容不錯

類似圖書 點擊查看全場最低價