[按需印刷]計算機組成與體係結構:性能設計(原書第8版)(以intel …|198235 下載 mobi epub pdf 電子書 2024

☆☆☆☆☆
簡體網頁||繁體網頁

美 William Stallings 著，彭蔓蔓吳強任小西譯

下載链接在页面底部

點擊這裡下載

想要找書就要到圖書大百科

book.teaonline.club

立刻按 ctrl+D收藏本頁

你會得到大驚喜!!

發表於2024-11-13

類似圖書點擊查看全場最低價

facebook linkedin mastodon messenger pinterest reddit telegram twitter viber vkontakte whatsapp 複製鏈接

圖書介紹

店鋪：互動齣版網圖書專營店

齣版社：機械工業齣版社

ISBN：9787111328780

商品編碼：27068632782

叢書名：計算機科學叢書

齣版時間：2011-06-01

頁數：491

圖書描述

書[0名0]：	計算 [1機1] 組成與體係結構:性能設計(原書[0第0]8版)(以intel x86和arm兩個處理器係列為例，介紹係統性能設計問題)[按需印刷]\|198235
圖書定價：	79元
圖書作者：	(美)William St[0all0]ings
齣版社：	[1機1] 械工業齣版社
齣版日期：	2011/6/1 0:00:00
ISBN號：	9787111328780
開本：	16開
頁數：	491
版次：	8-1

內容簡介

《計算 [1機1] 組成與體係結構:性能設計(原書[0第0]8版)》以Intel x86和ARM兩個處理器係列為例，結閤[0當0]代計算 [1機1] 係統性能設計問題，介紹瞭計算 [1機1] 體係結構的主流技術和新技術。本書共18章，分5個部分，[0第0]一部分（[0第0]1~2章）概述計算 [1機1] 組成與體係結構，並討論計算 [1機1] 的演變和性能；[0第0]二部分（[0第0]3~8章）討論計算 [1機1] 的主要部件及其互連；[0第0]三部分（[0第0]9~14章）討論處理器的內部結構和組織；[0第0]四部分（[0第0]15~16章）討論處理器中控製器的內部結構和微程序設計的使用；[0第0]五部分（[0第0]17~18章）討論並行組織，包括對稱多處理器、集群係統和多核體係結構。
《計算 [1機1] 組成與體係結構:性能設計(原書[0第0]8版)》可作為高等院校計算 [1機1] 及相關專業的計算 [1機1] 體係結構課程教材或教[0學0]參考書，同時也可以作為從事計算 [1機1] 研究與開發的技術人員的參考書。

《計算 [1機1] 組成與體係結構:性能設計(原書[0第0]8版)》
齣版者的話
譯者序
前言
[0第0]0章讀者指南1
0.1本書概要1
0.2導讀1
0.3為何要[0學0]習計算 [1機1] 組成和體係結構1
0.4因特網與Web資源2
0.4.1本書的Web站點2
0.4.2其他Web站點3
0.4.3USENET新聞組3
[0第0]一部分概論
[0第0]1章導論6
1.1計算 [1機1] 組成與體係結構6
1.2結構和功能7
1.2.1功能7
1.2.2結構8
1.3關鍵詞和思考題9
[0第0]2章計算 [1機1] 的演變和性能10
2.1計算 [1機1] 簡[0史0]10
2.1.1[0第0]一代：真空管10
2.1.2[0第0]二代：晶體管15
2.1.3[0第0]三代：集成電路16
2.1.4後續幾代20
2.2性能設計22
2.2.1微處理器的速度23
2.2.2性能平衡23
2.2.3芯片組成和體係結構的改進25
2.3Intel x86體係結構的進展26
2.4嵌入式係統和ARM27
2.4.1嵌入式係統27
2.4.2ARM的進展29
2.5性能[0評0]價30
2.5.1時鍾速度和每秒指令數30
2.5.2基準程序32
2.5.3阿姆達爾定律34
2.6推薦的讀物和Web站點35
2.7關鍵詞、思考題和習題36
[0第0]二部分計算 [1機1] 係統
[0第0]3章計算 [1機1] 功能和互連的[0頂0]層視圖42
3.1計算 [1機1] 的部件42
3.2計算 [1機1] 的功能44
3.2.1指令的讀取和執行44
3.2.2中斷46
3.2.3I/O功能51
3.3互連結構51
3.4總綫互連52
3.4.1總綫結構52
3.4.2多總綫層次結構54
3.4.3總綫的設計要素55
3.5PCI58
3.5.1總綫結構58
3.5.2PCI命令61
3.5.3數據傳送62
3.5.4仲裁63
3.6推薦的讀物和Web站點64
3.7關鍵詞、思考題和習題64
附錄3A時序圖67
[0第0]4章cache存儲器69
4.1計算 [1機1] 存儲係統概述69
4.1.1存儲係統的特性69
4.1.2存儲器層次結構71
4.2cache存儲器原理73
4.3cache的設計要素75
4.3.1cache地址75
4.3.2cache容量76
4.3.3映射功能77
4.3.4替換算[0法0]85
4.3.5寫策略85
4.3.6行[0大0]小86
4.3.7cache數目86
4.4Pentium 4的cache組織88
4.5ARM的cache組織90
4.6推薦的讀物91
4.7關鍵詞、思考題和習題91
附錄4A兩級存儲器的性能特點95
[0第0]5章內部存儲器100
5.1半導體主存儲器100
5.1.1組織100
5.1.2DRAM和SRAM100
5.1.3ROM類型102
5.1.4芯片邏輯103
5.1.5芯片封裝104
5.1.6模塊組織105
5.1.7多體交叉存儲器106
5.2糾錯107
5.3高級DRAM組織110
5.3.1同步DRAM111
5.3.2Rambus DRAM112
5.3.3DDR DRAM113
5.3.4cache DRAM114
5.4推薦的讀物和Web站點114
5.5關鍵詞、思考題和習題115
[0第0]6章外部存儲器118
6.1磁盤118
6.1.1磁讀寫 [1機1] 製118
6.1.2數據組織和格式化119
6.1.3物理特性121
6.1.4磁盤性能參數122
6.2RAID124
6.2.1RAID 0級125
6.2.2RAID 1級128
6.2.3RAID 2級128
6.2.4RAID 3級128
6.2.5RAID 4級129
6.2.6RAID 5級130
6.2.7RAID 6級130
6.3光存儲器131
6.3.1光盤131
6.3.2數字多功能光盤133
6.3.3高清晰光盤134
6.4磁帶135
6.5推薦的讀物和Web站點136
6.6關鍵詞、思考題和習題137
[0第0]7章輸入/輸齣140
7.1外部設備140
7.1.1鍵盤/監視器141
7.1.2磁盤驅動器142
7.2I/O模塊142
7.2.1模塊功能142
7.2.2I/O模塊結構143
7.3編程式I/O143
7.3.1編程式I/O概述144
7.3.2I/O命令144
7.3.3I/O指令144
7.4中斷驅動式I/O146
7.4.1中斷處理146
7.4.2設計問題148
7.4.3Intel 82C59A中斷控製器149
7.4.4Intel 82C55A可編程外部接口150
7.5直接存儲器存取151
7.5.1編程式I/O和中斷驅動式I/O的缺點151
7.5.2DMA功能151
7.5.3Intel 8237A DMA控製器153
7.6I/O通道和處理器155
7.6.1I/O功能的演變155
7.6.2I/O通道的特點155
7.7外部接口：FireWire和InfiniBand156
7.7.1接口類型156
7.7.2點對點和多點配置156
7.7.3FireWire串行總綫157
7.7.4InfiniBand159
7.8推薦的讀物和Web站點162
7.9關鍵詞、思考題和習題162
[0第0]8章操作係統支持166
8.1操作係統概述166
8.1.1操作係統的目標與功能166
8.1.2操作係統的類型168
8.2調度173
8.2.1長期調度173
8.2.2中期調度173
8.2.3短期調度173
8.3存儲器管理176
8.3.1交換177
8.3.2分區177
8.3.3分頁179
8.3.4虛擬存儲器180
8.3.5快錶182
8.3.6分段183
8.4Pentium存儲器管理184
8.4.1地址空間184
8.4.2分段184
8.4.3分頁186
8.5ARM存儲器管理187
8.5.1存儲器係統組織187
8.5.2虛擬存儲器地址轉換187
8.5.3存儲器管理格式189
8.5.4存取控製190
8.6推薦的讀物和Web站點191
8.7關鍵詞、思考題和習題191
[0第0]三部分中央處理器
[0第0]9章計算 [1機1] 算術196
9.1算術邏輯單元196
9.2整數錶示196
9.2.1符號-幅值錶示[0法0]197
9.2.22的補碼錶示[0法0]197
9.2.3不同位長間的轉換199
9.2.4定點錶示[0法0]200
9.3整數算術200
9.3.1取負200
9.3.2加[0法0]和減[0法0]201
9.3.3乘[0法0]203
9.3.4除[0法0]207
9.4浮點錶示208
9.4.1原理208
9.4.2二進製浮點錶示的IEEE標準211
9.5浮點算術212
9.5.1浮點加[0法0]和減[0法0]213
9.5.2浮點乘[0法0]和除[0法0]214
9.5.3精度考慮215
9.5.4二進製浮點算術的IEEE標準216
9.6推薦的讀物和Web站點218
9.7關鍵詞、思考題和習題219
[0第0]10章指令集：特徵和功能222
10.1 [1機1] 器指令特徵222
10.1.1 [1機1] 器指令要素222
10.1.2指令錶示223
10.1.3指令類型224
10.1.4地址數目225
10.1.5指令集設計226
10.2操作數類型226
10.2.1數值227
10.2.2字符227
10.2.3邏輯數據228
10.3Intel x86和ARM數據類型228
10.3.1x86數據類型228
10.3.2ARM數據類型229
10.4操作類型230
10.4.1數據傳送232
10.4.2算術運算233
10.4.3邏輯運算233
10.4.4轉換234
10.4.5輸入/輸齣235
10.4.6係統控製235
10.4.7控製轉移235
10.5Intel x86和ARM操作類型238
10.5.1x86操作類型238
10.5.2ARM操作類型244
10.6推薦的讀物246
10.7關鍵詞、思考題和習題246
附錄10A棧250
附錄10B小端、[0大0]端和[0[0雙0]0]端253
[0第0]11章指令集：尋址方式和指令格式256
11.1尋址方式256
11.1.1立即尋址257
11.1.2直接尋址257
11.1.3間接尋址257
11.1.4寄存器尋址258
11.1.5寄存器間接尋址258
11.1.6偏移尋址258
11.1.7棧尋址260
11.2x86和ARM尋址方式260
11.2.1x86尋址方式260
11.2.2ARM尋址方式262
11.3指令格式264
11.3.1指令長度264
11.3.2位的分配265
11.3.3變長指令267
11.4x86和ARM指令格式269
11.4.1x86指令格式269
11.4.2ARM指令格式271
11.5匯編語言272
11.6推薦的讀物274
11.7關鍵詞、思考題和習題274
[0第0]12章CPU結構和功能277
12.1CPU組成277
12.2寄存器組成278
12.2.1用戶可見寄存器278
12.2.2控製和狀態寄存器280
12.2.3微處理器寄存器組成的例子281
12.3指令周期282
12.3.1間接周期282
12.3.2數據流283
12.4指令流水綫技術283
12.4.1流水綫策略284
12.4.2流水綫性能286
12.4.3流水綫冒險288
12.4.4處理分支指令289
12.4.5Intel 80486的流水綫292
12.5x86係列處理器293
12.5.1寄存器組成294
12.5.2中斷處理298
12.6ARM處理器299
12.6.1處理器組成300
12.6.2處理器模式301
12.6.3寄存器組成301
12.6.4中斷處理303
12.7推薦的讀物304
12.8關鍵詞、思考題和習題304
[0第0]13章精簡指令集計算 [1機1] 308
13.1指令執行特徵309
13.1.1操作309
13.1.2操作數310
13.1.3過程調用311
13.1.4推論311
13.2[0大0]寄存器組方案的使用311
13.2.1寄存器窗口312
13.2.2全局變量313
13.2.3[0大0]寄存器組與高速緩存的對比313
13.3基於編譯器的寄存器[0優0]化314
13.4精簡指令集體係結構315
13.4.1采用CISC的理由315
13.4.2精簡指令集體係結構特徵317
13.4.3CISC與RISC特徵對比318
13.5RISC流水綫技術319
13.5.1使用規整指令的流水綫技術319
13.5.2流水綫的[0優 [按需印刷]計算機組成與體係結構:性能設計(原書第8版)(以intel …|198235 下載 mobi epub pdf txt 電子書格式