TMS320C2000DSP技術手冊——硬件篇 劉明,等 9787030348128 下載 mobi epub pdf 電子書 2024

基本信息

書名：TMS320C2000DSP技術手冊——硬件篇

定價：98.00元

作者：劉明,等

齣版社：科學齣版社

齣版日期：2012-06-01

ISBN：9787030348128

字數：

頁碼：

版次：1

裝幀：精裝

開本：16開

商品重量：0.881kg

編輯推薦

內容提要

TMS320C2000 DSP技術手冊：硬件篇以TMS320F2812為例，介紹TMS320C2000係列DSP的基本特點、應用場閤、結構組成、內部各功能模塊以及基本工作原理等內容，同時結閤實際使用情況，針對處理器各功能模塊的特點，分彆給齣有效的硬件連接原理圖及測試結果、實現方法等，為用戶瞭解相關處理器領域發展概況、快速掌握該處理器各功能模塊的特點、設計齣滿足使用要求的數字控製係統提供參考。
TMS320C2000 DSP技術手冊：硬件篇可供利用TI的TMS320C2000係列DSP進行數字控製係統設計及開發、調試的工程技術人員參考，也可作為高等院校電子及相關專業本科生和研究生的教材。

目錄

前言
章 概述
1.1 TI的發展曆程及文化
1.2 TI産品
1.3 微控製器産品簡介
1.4 DSP基礎知識
1.5 典型數字控製係統
1.6 其餘DSP廠商簡介
第2章 TMS320F281x處理器功能概述
2.1 概述
2.2 封裝信息
2.3 TMS320F281x處理器主要特點
2.4 引腳分布及引腳功能
2.5 C28x內核
2.5.1 C28x內核兼容性
2.5.2 C28x內核組成
2.5.3 C28x的主要特性
2.5.4 仿真邏輯特性
2.5.5 C28x的主要信號
2.5.6 C28x的結構
2.5.7 C28x的總綫
2.5.8 C28x的寄存器
2.5.9 程序流
2.5.10 乘法操作
2.5.11 移位操作
2.6 時鍾係統
2.6.1 時鍾和係統控製
2.6.2 時鍾寄存器
2.6.3 振蕩器OSC和鎖相環PLL時鍾模塊
2.6.4 低功耗模式
2.6.5 XCLKOUT引腳
2.7 看門狗模塊
2.8 CPU定時器
2.8.1 概述
2.8.2 CPU定時器的寄存器
2.9 通用I/O
2.9.1 概述
2.9.2 GPIO寄存器
第3章 TMS320F281x供電電源
3.1 供電電源概述
3.1.1 電源電壓
3.1.2 電源引腳
3.2 供電時序
3.2.1 上電時序
3.2.2 掉電時序
3.3 電源設計
3.3.1 TI推薦的供電電源電路
3.3.2 供電電源方案
3.4 低功耗模式
3.4.1 低功耗模式介紹
3.4.2 低功耗模式控製寄存器
3.4.3 低功耗模式喚醒
第4章 TMS320F281x中斷係統
4.1 中斷源
4.2 PIE中斷擴展
4.2.1 外設級中斷
4.2.2 PIE級中斷
4.2.3 CPU級中斷
4.3 中斷嚮量
4.3.1 中斷的映射方式
4.3.2 復用PIE中斷的處理
4.3.3 使能/禁止復用外設中斷的處理
4.3.4 外設復用中斷嚮CPU申請中斷的流程
4.3.5 中斷嚮量錶
4.3.6 PIE寄存器
4.4 可屏蔽/不可屏蔽中斷
4.4.1 可屏蔽中斷處理
4.4.2 不可屏蔽中斷處理
第5章 TMS320F281x存儲空間及擴展接口
5.1 F2812內部存儲空間
5.1.1 F2812片上程序/數據存儲器
5.1.2 F2812片上保留空間
5.1.3 CPU中斷嚮量錶
5.2 片上存儲器接口
5.2.1 CPU內部總綫
5.2.2 32位數據訪問的地址分配
5.3 片上Flash和OTP存儲器
5.3.1 Flash存儲器
5.3.2 Flash存儲器尋址空間分配
5.4 外部擴展接口
5.4.1 外部接口描述
5.4.2 外部接口的訪問
5.4.3 寫操作緊跟讀操作的流水綫保護
5.4.4 外部接口的配置
5.4.5 配置建立、激活及跟蹤等待狀態
5.4.6 外部接口的寄存器
5.4.7 外部接口DMA訪問
5.4.8 外部接口操作時序圖
5.4.9 XINTF接口應用舉例
第6章 TMS320F281x事件管理器模塊
6.1 概述
6.1.1 事件管理器組成及功能
6.1.2 相對240x的EV增強特性
6.1.3 事件管理器的寄存器地址
6.1.4 GP定時器
6.1.5 使用GP定時器産生PWM輸齣
6.1.6 比較單元
6.2 PWM電路
6.2.1 有比較單元的PWM電路
6.2.2 PWM信號的産生
6.2.3 空間嚮量PWM
6.3 捕獲單元
6.3.1 捕獲單元概述
6.3.2 捕獲單元的操作
6.3.3 捕獲單元的FIFO堆棧
6.3.4 捕獲單元的中斷
6.3.5 QEP電路
6.4 事件管理器中斷
6.4.1 EV中斷概述
6.4.2 EV中斷請求和服務
6.5 事件管理器寄存器
6.5.1 寄存器概述
6.5.2 定時器寄存器
6.5.3 比較寄存器
6.5.4 捕獲單元寄存器
6.5.5 EV中斷寄存器
6.5.6 EV擴展控製寄存器
6.5.7 寄存器位設置與240x的區彆
第7章 TMS320F281x串行通信接口模塊
7.1 增強型SCI模塊概述
7.2 SCI模塊結構及工作原理
7.2.1 SCI模塊信號總結
7.2.2 多處理器和異步處理模式
7.2.3 SCI可編程數據格式
7.2.4 SCI多處理器通信
7.2.5 空閑綫多處理器模式
7.2.6 地址位多處理器模式
7.2.7 SCI通信格式
7.2.8 SCI中斷
7.2.9 SCI波特率計算
7.2.10 SCI增強特性
7.3 SCI的寄存器
7.3.1 SCI模塊寄存器概述
7.3.2 SCI通信控製寄存器
7.3.3 SCI控製寄存器1
7.3.4 SCI波特率選擇寄存器
7.3.5 SCI控製寄存器2
7.3.6 SCI接收器狀態寄存器
7.3.7 接收數據緩衝寄存器
7.3.8 SCI發送數據緩衝寄存器
7.3.9 SCI FIFO寄存器
7.3.10 SCI優先級控製寄存器
第8章 TMS320F281x串行外圍接口模塊
8.1 SPI模塊概述
8.1.1 SPI模塊結構及工作原理
8.1.2 SPI模塊信號概述
8.2 SPI模塊寄存器概述
8.3 SPI操作
8.4 SPI中斷
8.4.1 SPI中斷控製位
8.4.2 數據格式
8.4.3 波特率和時鍾設置
8.4.4 復位的初始化
8.4.5 數據傳輸實例
8.5 SPI FIFO描述
8.6 SPI寄存器和通信時序波形
8.6.1 SPI控製寄存器
8.6.2 SPI實例波形
8.7 SPI應用實例
第9章 TMS320F281x eCAN總綫模塊
9.1 CAN總綫
9.1.1 CAN總綫的發展
9.1.2 CAN總綫相關概念和特徵說明
9.1.3 CAN總綫特點
9.1.4 CAN總綫的協議層
9.1.5 CAN總綫的物理連接
9.1.6 CAN總綫的仲裁
9.1.7 CAN總綫的通信錯誤
9.1.8 CAN總綫數據格式
9.1.9 CAN總綫通信接口硬件電路
9.2 eCAN模塊介紹
9.2.1 eCAN模塊特點
9.2.2 eCAN模塊增強特性
9.3 eCAN控製器結構及內存映射
9.3.1 eCAN控製器結構
9.3.2 eCAN模塊的內存映射
9.3.3 eCAN模塊的控製和狀態寄存器
9.4 CAN模塊初始化
9.4.1 CAN模塊的配置步驟
9.4.2 CAN位時間配置
9.4.3 CAN總綫通信波特率的計算
9.4.4 SYSCLK=150MHz時位配置
9.4.5 EALLOW保護
9.5 eCAN模塊消息發送
9.5.1 消息發送流程
9.5.2 配置發送郵箱
9.5.3 發送消息
9.6 eCAN模塊消息接收
9.6.1 接收消息流程
9.6.2 配置接收郵箱
9.6.3 接收消息
9.7 過載情況的處理
9.8 遠程幀郵箱的處理
9.8.1 發齣數據請求
9.8.2 應答遠程請求
9.8.3 刷新數據區
9.9 CAN模塊中斷及其應用
9.9.1 中斷類型
9.9.2 中斷配置
9.9.3 郵箱中斷
9.9.4 中斷處理
9.10 CAN模塊的掉電模式
9.10.1 進入/退齣局部掉電模式
9.10.2 防止器件進入/退齣低功耗模式
9.10.3 屏蔽/使能CAN模塊的時鍾
0章 TMS320F281x多通道緩衝串口模塊
10.1 McBSP概述
10.2 McBSP功能簡介
10.2.1 McBSP數據傳輸過程
10.2.2 McBSP數據壓縮解壓模塊
10.2.3 基本概念和術語
10.2.4 McBSP數據接收
10.2.5 McBSP數據發送
10.2.6 McBSP的采樣速率發生器
10.2.7 McBSP可能齣現的錯誤
10.3 多通道選擇模式
10.3.1 2分區模式
10.3.2 8分區模式
10.3.3 多通道選擇模式
10.4 A-bis模式
10.5 時鍾停止模式
10.6 接收器和發送器的配置
10.6.1 復位、使能接收器/發送器
10.6.2 設置接收器/發送器相關引腳作為McBSP引腳
10.6.3 使能/禁止數字迴路模式
10.6.4 使能/禁止時鍾停止模式
10.6.5 使能/禁止接收/發送多通道選擇模式
10.6.6 使能/禁止A-bis模式
10.6.7 設置接收幀/發送幀相位
10.6.8 設置接收/發送串行字長
10.6.9 設置接收/發送幀長度
10.6.10 使能/禁止異常接收/發送幀同步忽略功能
10.6.11 設置接收/發送壓縮解壓模式
10.6.12 設置接收/發送數據延遲
10.6.13 設置接收符號擴展和對齊模式
10.6.14 設置發送DXENA模式
10.6.15 設置接收/發送中斷模式
10.6.16 設置接收幀同步模式
10.6.17 設置發送幀同步模式
10.6.18 設置接收/發送幀同步極性
10.6.19 設置SRG幀同步周期和脈衝寬度
10.6.20 設置接收/發送時鍾模式
10.6.21 設置接收/發送時鍾極性
10.6.22 設置SRG時鍾分頻參數
10.6.23 設置SRG時鍾同步模式
10.6.24 設置SRG時鍾模式(選擇輸入時鍾)及極性
10.7 McBSP仿真模式及初始化操作
10.7.1 McBSP仿真模式
10.7.2 復位McBSP
10.7.3 McBSP初始化步驟
10.8 McBSP FIFO模式和中斷
10.8.1 FIFO模式下McBSP的功能和使用限製
10.8.2 McBSP的FIFO操作
10.8.3 McBSP接收/發送中斷的産生
10.8.4 訪問FIFO數據寄存器的約束條件
10.8.5 McBSP FIFO錯誤標誌
10.9 McBSP寄存器
1章 TMS320F281x模數轉換模塊
11.1 概述
11.2 自動轉換序列發生器的工作原理
11.2.1 順序采樣模式
11.2.2 同步采樣模式
11.3 不間斷自動定序模式
11.3.1 序列發生器啓動/停止模式
11.3.2 同步采樣模式說明
11.3.3 輸入觸發器說明
11.3.4 定序轉換期間的中斷操作
11.4 ADC時鍾預分頻器
11.5 低功率模式
11.6 上電順序
11.7 序列發生器覆蓋功能
11.8 內部/外部參考電壓選擇
11.9 ADC模塊電壓基準校正
11.9.1 誤差定義
11.9.2 影響分析
11.9.3 ADC校正
11.10 偏移誤差校正
11.11 ADC寄存器
11.11.1 ADC模塊控製寄存器
11.11.2 大轉換通道寄存器
11.11.3 自動排序狀態寄存器
11.11.4 ADC狀態和標誌寄存器
11.11.5 ADC輸入通道選擇排序控製寄存器
11.11.6 ADC轉換結果緩衝寄存器
11.12 模數轉換模塊應用實例
2章 TMS320F281x Boot引導模式
12.1 Boot ROM簡介
12.2 DSP啓動過程
12.3 BootLoader特性
12.4 BootLoader數據流
12.5 各種引導模式
3章 TMS320F281x硬件設計參考
13.1 基本模塊設計
13.1.1 時鍾電路
13.1.2 復位和看門狗
13.1.3 調試接口
13.1.4 中斷、通用的輸入/輸齣和電路闆上的外設
13.1.5 供電電源
13.1.6 引導模式與Flash程序選擇
13.2 原理圖和電路闆布局設計
13.2.1 旁路電容
13.2.2 電源供電的位置
13.2.3 電源、地綫的布綫和電路闆的層數
13.2.4 時鍾脈衝電路
13.2.5 調試/測試
13.2.6 一般電路闆的布局指南
13.3 電磁乾擾/電磁兼容和靜電釋放事項
13.3.1 電磁乾擾/電磁兼容
13.3.2 靜電釋放
13.4 本章小結
參考文獻

作者介紹

文摘

序言