数字电路EDA实用教程 下载 mobi epub pdf 电子书 2024

基本信息

书名：数字电路EDA实用教程

定价：26.00元

作者：顾斌 等

出版社：西安电子科技大学出版社

出版日期：2014-07-01

ISBN：9787560633978

字数：

页码：

版次：1

装帧：平装

开本：16开

商品重量：0.4kg

编辑推荐

内容提要

全书从实用的角度出发，通过大量工程实例，详细介绍了利用EDA技术设计可编程逻辑器件的方法和技巧。全书分为3篇，共6章。上篇为可编程逻辑器件基础知识篇，简要介绍了EDA技术的应用领域、FPGA和CPLD硬件结构，详细叙述了Altera公司和Xilinx公司常用开发工具的使用方法；中篇为硬件描述语言编程基础篇，通过大量实例详细介绍了VHDL和Verilog这两种常用的硬件描述语言的语法和常用数字电路功能的实现；下篇为数字系统开发实例篇，包括实用数字钟电路设计、串口通信设计、FIR滤波器的设计和数字频率计的设计。
　　本书语言简洁、结构清晰，以实际工程为背景，实例典型、丰富，来自于实践并且调试通过，是作者多年开发经验的推广与总结，代表性和指导性强，利于读者举一反三。
　　本书适合计算机、自动化、电子及硬件等相关专业的大学生，以及从事FPGA开发的科研人员使用。

目录

上篇 可编程逻辑器件基础知识章 绪论 1.1 概述 1.2 EDA技术的应用领域 l.3 EDA的设计步骤 1.4 TOP-DOWN设计方法 1.5 硬件描述语言 1.5.l ABEL-HDL 1.5.2 Verilog-HDL 1.5.3 VHDL 1.5.4 Verilog-HDL和VHDL的比较 1.6 可编程逻辑器件开发工具 l.6.1 ispLEVER 1.6.2 ISE l.6.3 Quanus II l.7 IP核概述第2章 Xilinx公司产品介绍及开发平台应用 2.1 Xilinx公司及其FPGA产品 2.1.1 概述 2.1.2 可配置逻辑块CLB 2.1.3 输入／输出模块10B 2.1.4 Block RAM 2.2 ISE Design Suite集成开发环境 2.2.1 ISE Design suite各功能模块简介 2.2.2 ISE Foundation软件介绍 2.3 ISE Foundation设计流程 2.3.1 问题分析 2.3.2 设计输入 2.3.3 工程编译 2.3.4 仿真验证 2.3.5 器件配置与编程 2.3.6 IP核的使用 习题2第3章 AItera公司产品介绍及开发平台应用 3.1 Altera公司CPLD芯片 3.1.1 概述 3.1.2 功能描述 3.1.3 逻辑阵列块 3.1.4 用户Flash存储区 3.2 ModelSim的设计过程 3.2.1 新建工程与源文件 3.2.2 ModelSim仿真 3.3 Quartus Ⅱ的设计过程 3.3.1 设计输入 3.3.2 编译 3.3.3 编译前的约束设置 3.3.4 仿真前的参数设置 3.3.5 仿真 3.3.6 引脚分配 3.4 Quartus Ⅱ与Modelsim联合仿真 3.4.1 存储器初始化文件 3.4.2 Megawizard Plus-In Manager定制ROM 3.4.3 Quartus Ⅱ与ModelSim联合仿真 习题3中篇 硬件描述语言编程基础第4章 VHDL编程基础 4.1 VHDL概述 4.2 VHDL结构 4.2.1 实体说明 4.2.2 构造体 4.2.3 程序包、库及配置 4.3 VHDL顺序语句与并发语句 4.3.1 顺序语句 4.3.2 并行语句 4.4 VHDL要素 4.4.1 VHDL文字规则 4.4.2 VHDL数据对象 4.4.3 VHDL数据类型 4.4.4 VHDL运算符 4.5 数字电路的VHDL实现 4.5.1 组合逻辑电路设计 4.5.2 时序逻辑电路的VHDL实现 4.5.3 状态机的VHDL实现 知识梳理与总结 习题4第5章 Veriloo编程基础 5.1 Verilog简介 5.1.1 模块 5.1.2 时延 5.1.3 数据流描述方式 5.1.4 行为描述方式 5.1.5 结构化描述形式 5.1.6 混合设计描述方式 5.2 Verilog要素 5.2.1 标识符 5.2.2 注释 5.2.3 格式 5.2.4 编译指令 5.2.5 值集合 5.2.6 数据类型 5.3 表达式 5.3.1 算术操作符 5.3.2 关系操作符 5.3.3 相等关系操作符 5.3.4 逻辑操作符 5.3.5 按位操作符 5.3.6 归约操作符. 5.3.7 移位操作符 5.3.8 条件操作符 5.3.9 连接和复制操作 5.4 Veritog HDL的基本语法 5.4.1 赋值语句 5.4.2 块语句 5.4.3 条件语句 5.4.4 循环语句 5.4.5 结构说明语句 5.5 数字电路的Verilog实现 5.5.1 简单的组合逻辑设计 5.5.2 简单时序逻辑电路的设计 5.5.3 利用条件语句实现较复杂的时序逻辑电路 5.5.4 用always块实现较复杂的组合逻辑电路 5.5.5 在Verilog HDL中使用函数 5.5.6 利用有限状态机进行复杂时序逻辑的设计 5.5.7 模块之间的调用实现自顶向下的设计 知识梳理与总结 习题5下篇 数字系统开发实例第6章 典型数字系统设计 6.1 实用数字钟电路设计 6.1.1 分频器 6.1.2 时分秒计时器 6.1.3 数码管驱动模块 6.1.4 报时电路 6.1.5 顶层设计 6.1.6 数字钟的硬件验证 6.2 串口通信 6.2.1 异步串口数据传送格式 6.2.2 波特率发生器 6.2.3 数据发送模块程序 6.2.4 数据接收模块程序 6.2.5 顶层设计 6.2.6 串口通信的硬件验证 6.3 FIR滤波器的设计 6.3.1 FIR滤波器原理 6.3.2 FIR滤波器直接运算法 6.3.3 FIR滤波器IP核法 6.4 数字频率计的设计 6.4.1 测频原理 6.4.2 频率计的组成结构分析 6.4.3 频率计的VHDL程序 6.4.4 频率计的仿真结果 6.4.5 频率计的硬件验证 习题6附录 Nexys3开发板参考文献

作者介绍

文摘

序言