VHDL硬件描述語言與數字邏輯電路設計(第四版) 下載 mobi epub pdf 電子書 2024

基本信息

書名：VHDL硬件描述語言與數字邏輯電路設計(第四版)

定價：45.00元

作者：侯伯亨,劉凱,顧新

齣版社：西安電子科技大學齣版社

齣版日期：2014-08-01

ISBN：9787560634265

字數：

頁碼：

版次：1

裝幀：平裝

開本：16開

商品重量：0.4kg

編輯推薦

內容提要

本書是原書第三版的簡明版，刪去瞭原書中的有關內容和附錄A，以便於閱讀和使用。該書係統地介紹瞭用VHDL語言設計數字係統和數字邏輯電路硬件的方法。工程實例豐富，便於學習和理解，對從事實際電子電路設計人員有較大實用參考價值。

目錄

章 數字係統硬件設計概述 1.1 傳統的係統硬件設計方法 1.2 利用硬件描述語言的硬件電路設計方法 習題與思考題第2章 數字係統的算法描述 2.1 數字係統算法流程圖描述 2.1.1 算法流程圖的符號及描述方法 2.1.2 算法流程圖描述數字係統實例 2.2 狀態機及算法狀態機圖描述 2.2.1 狀態機的分類及特點 2.2.2 算法狀態機流程圖的符號及描述方法 2.2.3 算法狀態機圖描述實例 2.2.4 算法流程圖至狀態圖的變換方法 2.2.5 狀態圖至算法狀態機圖的變換方法 2.2.6 C語言流程圖至算法狀態機圖的變換方法 習題與思考題第3章 VHDL程序的基本結構 3.1 VHDL設計的基本單元及其構成 3.1.1 實體說明 3.1.2 構造體 3.2 VHDL構造體的子結構描述 3.2.1 BLOCK語句結構描述 3.2.2 PROCESS語句結構描述 3.2.3 SUBPROGRAM語句結構描述 3.3 庫、包集閤及配置 3.3.1 庫 3.3.2 包集閤 3.3.3 配置 習題與思考題第4章 VHDL的數據類型與運算操作符 4.1 VHDL的客體及其分類 4.1.1 常數 4.1.2 變量 4.1.3 信號 4.1.4 信號和變量值代入的區彆 4.1.5 文件 4.2 VHDL的數據類型 4.2.1 標準的數據類型 4.2.2 用戶定義的數據類型 4.2.3 用戶定義的子類型 4.2.4 數據類型的轉換 4.2.5 數據類型的限定 4.2.6 IEEE標準“STD_LOGIC”和 “STD_LOGIC VECTOR” 4.3 VHDL的運算操作符 4.3.1 邏輯運算符 4.3.2 算術運算符 4.3.3 關係運算符 4.3.4 並置運算符 習題與思考題第5章 VHDL構造體的描述方式 5.1 構造體的行為描述方式 5.1.1 代入語句 5.1.2 延時語句 5.1.3 多驅動器描述語句 5.1.4 GENERIC語句 5.2 構造體的寄存器傳輸(RTL)描述方式 5.2.1 RTL描述方式的特點 5.2.2 使用RTL描述方式應注意的問題 5.3 構造體的結構描述方式 5.3.1 構造體結構描述的基本框架 5.3.2 PONENT語句 5.3.3 PONENT_INSTANT語句 習題與思考題第6章 VHDL的主要描述語句 6.1 順序描述語句 6.1.1 WAIT語句 6.1.2 斷言語句 6.1.3 信號代入語句 6.1.4 變量賦值語句 6.1.5 IF語句 6.1.6 CASE語句 6.1.7 LOOP語句 6.1.8 NEXT語句 6.1.9 EXIT語句 6.2 並發描述語句 6.2.1 進程語句 6.2.2 並發信號代入語句 6.2.3 條件信號代入語句 6.2.4 選擇信號代入語句 6.2.5 並發過程調用語句 6.2.6 塊語句 6.3 其他語句和有關規定的說明 6.3.1 命名規則和注解的標記 6.3.2 ATTRIBUTE(屬性)描述與定義語句 6.3.3 GENERATE語句 習題與思考題第7章 數值係統的狀態模型 7.1 二態數值係統 7.2 三態數值係統 7.3 四態數值係統 7.4 九態數值係統 7.5 十二態數值係統 7.6 四十六態數值係統 習題與思考題第8章 基本邏輯電路設計 8.1 組閤邏輯電路設計 8.1.1 簡單門電路 8.1.2 編、譯碼器與選擇器 8.1.3 加法器與求補器 8.1.4 三態門與總綫緩衝器 8.2 時序電路設計 8.2.1 時鍾信號和復位信號 8.2.2 觸發器 8.2.3 寄存器 8.2.4 計數器 8.3 存儲器 8.3.1 存儲器描述中的共性問題 8.3.2 ROM(隻讀存儲器) 8.3.3 RAM(存儲器) 8.3.4 FIFO(先進先齣堆棧) 習題與思考題第9章 仿真與邏輯綜閤 9.1 仿真 9.1.1 仿真輸入信息的産生 9.1.2 仿真△ 9.1.3 仿真程序模塊的書寫 9.2 邏輯綜閤 9.2.1 約束條件 9.2.2 屬性描述 9.2.3 2工藝庫 9.2.4 邏輯綜閤的基本步驟 習題與思考題0章 數字係統的實際設計技巧 10.1 數字係統優化的基本方法 10.1.1 相同電路的處理 10.1.2 運算順序的改變 10.1.3 常數運算的運用 10.1.4 相同運算電路的使用 10.1.5 優化的必要性及其工程實際意義 10.2 數字係統設計中的工程實際問題 10.2.1 提高係統工作速度的方法 10.2.2 縮小電路規模和降低功耗的方法 10.2.3 係統誤操作的成因及其消除方法 10.2.4.非同步信號的控製方法 10.2.5 典型狀態機狀態編碼的選擇 習題與思考題1章 洗衣機洗滌控製電路設計實例 11.1 洗衣機洗滌控製電路的性能要求 11.2 洗衣機洗滌控製電路的結構 11.3 洗衣機洗滌控製電路的算法狀態機圖描述 11.4 洗衣機洗滌控製電路的VHDL描述 習題與思考題2章 微處理器接口芯片設計實例. 12.1 可編程並行接口芯片設計實例 12.1.1 8255的引腳與內部結構 12.1.2 8255的工作方式及其控製字 12.1.3 8255的結構設計 12.1.4 8255芯片的VHDL描述 12.1.5 8255芯片VHDL描述模塊的仿真 12.2 SCI串行接口芯片設計實例 12.2.1 SCI的引腳與內部結構 12.2.2 串行數據傳送的格式與同步控製機構 12.2.3 SCI芯片的VHDL描述 12.2.4 SCI芯片VHDL描述模塊的仿真 12.3 鍵盤接口芯片KBC設計實例 12.3.1 KBC的引腳與內部結構 12.3.2 同步控製機構和查錶變換 12.3.3 KBC芯片的VHDL描述 12.3.4 KBC芯片VHDL描述模塊的仿真 習題與思考題3章 VHDL 93版和87版的主要區彆 13.1 VHDL93版的特點 13.2 87版到93版的移植問題附錄A VHDL文法介紹附錄B 屬性說明附錄C VHDL標準包集閤文件參考文獻

作者介紹

文摘

序言