电工电子EDA实践教程（第2版） 下载 mobi epub pdf 电子书 2024

☆☆☆☆☆
简体网页||繁体网页



点击这里下载

类似图书 点击查看全场最低价

---

内容简介

　　《电工电子EDA实践教程（第2版）》一书由从事多年实践教学的教师编写，侧重于对学生实践操作能力及综合设计能力的培养。
　　本书主要内容包括电工、电子电路的计算机仿真，可编程逻辑器件及其编程软件的仿真实践。具体内容有OrCAD PSpice 15��7软件与电路仿真、Multisim 10软件仿真应用、可编程逻辑器件及其编程软件QuartusⅡ10.1介绍、基于OrCAD PSpice的电路与电工学仿真实验、电子技术的Multisim仿真实验、基于QuartusⅡ软件的可编程逻辑器件开发与设计实验。
　　本书可作为高等院校电类和非电类本科生“电路”、“电子学”和“电工学”课程的实验教材，也可供相关专业的工程技术及科研人员参考使用。

目录

第2版前言
第1版前言
第1章 OrCAD PSpice 15.7与电路仿真
1.1OrCAD PSpice 15.
1.2绘制电路原理图
1.3直流电路仿真分析
1.4交流电路仿真分析
1.5动态电路的时域分析
1.6数字电路的仿真分析
第2章 Multisim仿真应用
2.1Multisim 10的界面
2.1.1基本元素
2.1.2基本界面的设置
2.2Multisim 10的主菜单
2.3Multisim 10的元件库
2.4创建电路的基本操作
2.4.1元器件的选取操作
2.4.2线路的连接
2.4.3仿真电路
2.5Multisim 10虚拟仪器的使用
2.5.1数字万用表
2.5.2信号发生器
2.5.3功率计
2.5.4双通道示波器
2.5.5四通道示波器
2.5.6伯德图仪
2.5.7频率计
2.5.8字信号发生器
2.5.9逻辑分析仪
2.5.10逻辑转换仪
2.6Multisim 10的分析方法
2.6.1直流工作点分析
2.6.2交流分析
2.6.3瞬态分析
2.6.4直流扫描分析
第3章 可编程逻辑器件及其编程软件
3.1可编程逻辑器件简介
3.1.1可编程逻辑器件的发展历程
3.1.2可编程逻辑器件的分类
3.1.3FPGA和CPLD
3.1.4硬件描述语言
3.1.5可编程逻辑器件的发展趋势
3.2Quartus Ⅱ开发软件
3.2.1Quartus Ⅱ的特点与主要开发流程
3.2.2Quartus Ⅱ设计文件的输入与编译
3.2.3Quartus Ⅱ设计项目的仿真
3.2.4Quartus Ⅱ设计项目的引脚分配与程序下载
第4章 电路仿真实验
4.1线性直流电路分析
4.2正弦电流电路分析
4.3非正弦周期电流电路分析
4.4频率特性及谐振现象
4.5动态电路的时域分析
4.6非线性电路分析
4.7均匀传输线分析
第5章 电工学仿真实验
5.1直流电路的仿真分析
5.2交流电路的仿真分析
5.3模拟电子电路的仿真分析
5.4数字电子电路的仿真分析
5.5电工与电子综合分析
第6章 电子技术的Multisim仿真实验
6.1多级放大电路的仿真
6.2差分放大电路与互补输出级电路的仿真
6.3运算放大器的应用仿真
6.4组合数字电路仿真
6.5多位计数器仿真
第7章 基于可编程逻辑器件的数字
电子技术实验
7.1基于原理图输入方式的组合数字电路
7.2基于Verilog HDL语言输入方式的组合数字电路
7.3基于Verilog HDL语言输入方式的时序数字电路
7.4数字电路设计综合
附录
附录AB-ICE-EDA/SOPC IEELS实验平台
A.1基本结构
A.2常用硬件资源简介
A.3FPGA核心板
A.4扩展控制板
附录BGX-SOPC-EP2C35-FBGA484核心
板与B-ICE-EDA/SOPC IEELS实验
平台的资源匹配表
参考文献

精彩书摘

　　目前，最主要的硬件描述语言是VHDL和Verilog HDL。两种语言的差别并不大，描述能力也类似，掌握其中一种语言以后，可以通过短期的学习，很快学会另一种语言。选择何种语言主要还是看周围人群的使用习惯，这样可以方便日后的学习交流。如果是ASIC设计人员，则应掌握Verilog HDL语言，因为在lC设计领域，90%以上的公司都采用VerilogHDL语言进行设计。对于CPLD和FPGA设计者而言，两种语言可以自由选择。3.1.5 可编程逻辑器件的发展趋势 先进的ASIC生产工艺已经被用于FPGA的生产，越来越丰富的处理器内核被嵌入到高端的FPGA芯片中，基于FPGA的开发成为一项系统级设计工程。随着半导体制造工艺的不断提高，FPGA的集成度将不断提高，制造成本将不断降低，其作为替代ASIC来实现电子系统的前景将日趋光明。功能上从最初的单纯FPGA到内嵌CPU、DLL等的SOPC；工艺上从最初的0.5μm 1P3M发展到65nm 1P12M，并逐步实现向45nm发展。目前，可编程逻辑器件主要有以下几个发展方向。1.大容量、低电压、低功耗FPGA 大容量FPGA是市场发展的焦点。采用深亚微米（DSM）的半导体工艺后，器件在性能提高的同时，价格也在逐步降低。由于便携式应用产品的发展，比如移动通信设备、个人数字助理等，对FPGA的低电压、低功耗的要求日益迫切。2.系统级高密度FPGA FPGA的应用已经不是过去仅仅适用于系统接口部件的现场集成，而是将它灵活地应用于系统级（包括其核心功能芯片）设计之中。在这样的背景下，国际主要FPGA厂家在系统级高密度FPGA的技术发展上，主要强调两个方面：FPGA的lP（知识产权）硬核和IP软核。当前具有IP内核的系统级FPGA的开发主要体现在两个方面：一方面是FPGA厂商将IP硬核（指的是完成版图设计的功能单元模块）嵌入到FPGA器件中；另一方面是大力扩充优化的IP软核（指利用HDL语言设计并经过综合验证的功能单元模块），这些核心库都是预定义的、经过测试和验证的、优化的、可保证正确的功能，设计人员可以利用这些现成的IP库资源，高效准确地完成复杂片上的系统设计。3.FPGA和ASIC出现相互融合 虽然标准逻辑ASIC芯片尺寸小、功能强、功耗低，但其设计复杂，并且有批量要求。FPGA价格较低廉，能在现场进行编程，但它们体积大、能力有限，而且功耗比ASIC大。正因如此，FPGA和ASIC正在互相融合，取长补短。随着一些ASIC制造商提供具有可编程逻辑的标准单元，FPGA制造商重新对标准逻辑单元发生兴趣，多平台FPGA的发展使FPGA和ASIC出现相互融合，最终将终结ASIC时代。4.动态可重构FPGA 动态可重构FPGA是指在一定条件下芯片不仅具有在系统重新配置电路功能的特性，而且还具有在系统动态重构电路逻辑的能力。动态可重构FPGA在器件编程结构上具有专门的特征，其内部逻辑块和内部连线的改变，可以通过读取不同的SRAM中的数据来直接实现这样的逻辑重构，时间往往在纳秒级，有助于FPGA系统逻辑功能的动态重构。5.向高速可预测延时方向发展 由于在一些高速处理的系统中，数据处理量的激增要求数字系统有大的数据吞吐速率；另外，为了保证高速系统的稳定性，延时也是十分重要的。用户在进行重构的同时，担心的是延时特性会不会因重新布线的改变而改变，如果改变，将会导致系统性能的不稳定性，这对庞大而高速的系统而言将是不可想象的，带来的损失也是巨大的。因此，为了适应未来复杂高速电子系统的要求，PLD的高速可预测延时也是一个发展趋势。6.向数模混合可编程方向发展 迄今为止，PLD的开发与应用的大部分工作都集中在数字逻辑电路上，在未来几年里，这一局面将会有所改变，模拟电路和数／模混合电路的可编程技术将得到发展。目前的技术ISPPAC可实现3种功能：信号调整、信号处理和信号转换。EPAC芯片集中了各种模拟功能电路，如可编程增益放大器、可编程比较器、多路复用器、可编程A/D转换器、滤波器和跟踪保持放大器等。

前言/序言

电工电子EDA实践教程（第2版） 下载 mobi epub pdf txt 电子书 格式

评分☆☆☆☆☆

评分☆☆☆☆☆

评分☆☆☆☆☆

评分☆☆☆☆☆

评分☆☆☆☆☆

评分☆☆☆☆☆

评分☆☆☆☆☆

评分☆☆☆☆☆

评分☆☆☆☆☆

类似图书 点击查看全场最低价