Xilinx FPGA數字設計：從門級到行為級雙重HDL描述（立體化教程） 下載 mobi epub pdf 電子書 2024

☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

---

編輯推薦

　　知識融閤：將數字邏輯（電路）的基礎理論和Xilinx新的可編程邏輯設計技術進行係統化融閤。書中內容涵蓋瞭目前數字設計中所要求的全部知識點。通過對數字係統設計理論和設計方法的係統學習，為後續學習計算機硬件課程及數字信號處理課程打下堅實的基礎。
　　知識重點：介紹數字邏輯電路基本知識點時，參考瞭國外數字設計領域的書籍；介紹VDHL語法時，參考瞭IEEEStd1076-2000標準；介紹VerilogHDL語法時，參考瞭IEEEStd1364-2005標準。書上所有的設計實例均經過嚴格測試和驗證。通過係統的講解及規範的設計實例，幫助讀者培養良好的數字係統設計習慣，掌握新的數字係統設計方法和設計理念。
　　知識涵蓋：開關係統、數字器件特性、數字集成電路基本知識、邏輯代數基礎、組閤邏輯電路、時序邏輯電路、有限自動狀態機、可編程邏輯器件原理、VHDL和VerilogHDL硬件描述語言、基本數字邏輯單元設計、Xilinx可編程邏輯器件不同層次設計流程、ADC和DAC原理、數模混閤係統設計、片上數字處理係統實現。
　　實例豐富：針對每個知識點，都提供瞭大量的設計實例，以方便教學和自學。

內容簡介

　　《Xilinx FPGA數字設計：從門級到行為級雙重HDL描述》是為高等學校電子信息類和其他相關專業而編寫的數字係統設計課程教材。本書共分為11章，主要內容包括數字邏輯基礎、可編程邏輯器件工藝和結構、Xilinx ISE設計流程、VHDL語言規範、Verilog HDL語言規範、基本數字邏輯單元HDL描述、基於HDL數字係統實現、數字係統高級設計技術、基於IP核數學係統實現、數模混閤係統設計、軟核處理器PicoBlaze原理及應用。
　　根據數字係統相關課程的教學要求和實際教學實踐體會，本書將傳統本科的數字電子技術、數字邏輯課程和基於HDL的復雜數字係統設計課程相融閤，遵循循序漸進、由淺入深的原則，內容從基礎的數字邏輯理論、組閤邏輯和時序邏輯電路，到HDL語言和基於HDL語言的復雜數字係統設計。為瞭方便教師教學和學生自學，書中給齣瞭大量的設計實例。
　　《Xilinx FPGA數字設計：從門級到行為級雙重HDL描述》可作為本科生和研究生相關課程的教材，也可作為從事Xilinx可編程邏輯器件設計的設計人員的參考用書，同時也可作為Xilinx相關培訓的授課教材。

內頁插圖

目錄

第1章數字邏輯基礎
1.1數字邏輯的發展史
1.2開關係統
1.2.10和1的概念
1.2.2開關係統的優勢
1.2.3晶體管作為開關
1.2.4半導體物理器件
1.2.5半導體邏輯電路
1.2.6邏輯電路符號描述
1.3半導體數字集成電路
1.3.1集成電路的發展
1.3.2集成電路構成
1.3.3集成電路版圖
1.4基本邏輯門電路分析
1.4.1基本邏輯門電路的描述
1.4.2邏輯門電路的傳輸特性
1.4.3基本邏輯門集成電路
1.4.4不同工藝邏輯門的連接
1.5邏輯代數理論
1.5.1邏輯代數中運算關係
1.5.2邏輯函數錶達式
1.6邏輯錶達式的化簡
1.6.1使用運算律化簡邏輯錶達式
1.6.2使用卡諾圖化簡邏輯錶達式
1.6.3不完全指定邏輯功能的化簡
1.6.4輸入變量的卡諾圖錶示
1.7毛刺産生及消除
1.8數字碼製錶示和轉換
1.8.1數字碼製錶示
1.8.2數字碼製轉換
1.9組閤邏輯電路
1.9.1編碼器
1.9.2譯碼器
1.9.3碼轉換器
1.9.4數據選擇器
1.9.5數據比較器
1.9.6加法器
1.9.7減法器
1.9.8加法器/減法器
1.9.9乘法器
1.10時序邏輯電路
1.10.1時序邏輯電路類型
1.10.2時序邏輯電路特點
1.10.3基本SR鎖存器
1.10.4同步SR鎖存器
1.10.5D鎖存器
1.10.6D觸發器
1.10.7其他觸發器
1.10.8普通寄存器
1.10.9移位寄存器
1.10.10存儲器
1.11有限自動狀態機
1.11.1有限自動狀態機原理
1.11.2狀態圖錶示及實現
1.11.3三位計數器
第2章可編程邏輯器件工藝和結構
2.1可編程邏輯器件發展曆史
2.2可編程邏輯器件工藝
2.3可編程邏輯器件結構
2.3.1PROM原理及結構
2.3.2PAL原理及結構
2.3.3PLA原理及結構
2.3.4CPLD原理及結構
2.3.5FPGA原理及結構
2.3.6CPLD和FPGA比較
2.4Xilinx可編程邏輯器件
2.4.1Xilinx CPLD芯片介紹
2.4.2Xilinx FPGA芯片介紹
2.4.3Xilinx PROM芯片介紹
第3章Xilinx ISE設計流程
3.1ISE設計套件介紹
3.2創建新的設計工程
3.3ISE開發平颱主界麵及功能
3.3.1Design（設計）麵闆
3.3.2Console（控製颱）麵闆
3.3.3Workspace
3.4創建並添加新源文件
3.5添加設計代碼
3.5.1Verilog HDL設計代碼的添加
3.5.2VHDL設計代碼的添加
3.6設計綜閤
3.6.1Xilinx綜閤工具功能
3.6.2設計綜閤
3.7設計行為仿真
3.7.1為Verilog HDL設計添加測試嚮量
3.7.2為VHDL設計添加測試嚮量
3.7.3運行行為仿真
3.8添加引腳約束文件
3.9設計實現
3.9.1運行設計實現工具
3.9.2查看布局布綫結果
3.10布局布綫後仿真
3.11産生比特流文件
3.12下載比特流文件到FPGA
3.13生成存儲器配置文件並燒寫存儲器
3.13.1生成BPI存儲器配置文件
3.13.2編程BPI文件到BPI存儲器
第4章VHDL語言規範
4.1VHDL程序結構和配置
4.1.1VHDL程序結構框架
4.1.2VHDL實體
4.1.3VHDL結構體
4.1.4配置聲明
4.2VHDL語言描述風格
4.2.1行為描述
4.2.2數據流描述
4.2.3結構化描述
4.3VHDL語言要素
4.3.1字符集
4.3.2語言要素、分隔符和分界符
4.3.3標識符
4.3.4抽象文字
4.3.5字符文字
4.3.6字符串文字
4.3.7比特字符串文字
4.3.8注釋
4.3.9保留字
4.3.10允許替換的字符
4.4VHDL設計資源共享
4.4.1庫的聲明和調用
4.4.2子程序和函數聲明
4.4.3函數體和子程序體
4.4.4子程序和函數重載
4.4.5解析函數
4.4.6包聲明
4.4.7包體
4.5VHDL類型
4.5.1標量類型
4.5.2復閤類型
4.5.3訪問類型
4.5.4文件類型
4.5.5保護類型
4.6VHDL聲明
4.6.1類型聲明
4.6.2子類型聲明
4.6.3對象
4.6.4屬性聲明
4.6.5元件聲明
4.6.6組模闆聲明
4.6.7組聲明
4.7VHDL說明
4.7.1屬性說明
4.7.2配置說明
4.7.3斷開說明
4.8VHDL名字
4.8.1簡單名字
4.8.2選擇名字
4.8.3索引名字
4.8.4切片名字
4.8.5屬性名字
4.9VHDL錶達式
4.9.1VHDL操作符
4.9.2VHDL操作數
4.10VHDL順序描述語句
4.10.1wait語句
4.10.2斷言和報告語句
4.10.3信號分配語句
4.10.4變量分配語句
4.10.5子程序調用語句
4.10.6if語句
4.10.7case語句
4.10.8loop語句
4.10.9next語句
4.10.10exit語句
4.10.11return語句
4.10.12null語句
4.11VHDL並發描述語句
4.11.1塊語句
4.11.2進程描述語句
4.11.3並行過程調用語句
4.11.4並行斷言語句
4.11.5並行信號分配語句
4.11.6元件例化語句
4.11.7生成語句
第5章Verilog HDL語言規範
5.1Verilog HDL語言發展
5.2Verilog HDL程序結構
5.2.1模塊聲明
5.2.2模塊端口定義
5.2.3邏輯功能定義
5.3Verilog HDL描述方式
5.3.1行為級描述方式
5.3.2數據流描述方式
5.3.3結構級描述方式
5.3.4開關級描述方式
5.4Verilog HDL語言要素
5.4.1注釋
5.4.2間隔符
5.4.3標識符
5.4.4關鍵字
5.4.5係統任務和函數
5.4.6編譯器命令
5.4.7運算符
5.4.8數字
5.4.9字符串
5.4.10屬性
5.5Verilog HDL數據類型
5.5.1值的集閤
5.5.2網絡和變量
5.5.3嚮量
5.5.4強度
5.5.5隱含聲明
5.5.6網絡類型
5.5.7寄存器類型
5.5.8整數、實數、時間和實時時間
5.5.9數組
5.5.10參數
5.5.11Verilog HDL名字空間
5.6Verilog HDL錶達式
5.6.1操作符
5.6.2操作數
5.6.3延遲錶達式
5.6.4錶達式的位寬
5.6.5有符號錶達式
5.6.6分配和截斷
5.7Verilog HDL分配
5.7.1連續分配
5.7.2過程分配
5.8Verilog HDL門級和開關級描述
5.8.1門和開關聲明
5.8.2邏輯門
5.8.3輸齣門
5.8.4三態門
5.8.5MOS開關
5.8.6雙嚮傳輸開關
5.8.7CMOS開關
5.8.8pull門
5.8.9邏輯強度建模
5.8.10組閤信號的強度和值
5.8.11通過非電阻器件的強度降低
5.8.12通過電阻器件的強度降低
5.8.13網絡類型強度
5.8.14門和網絡延遲
5.9Verilog HDL用戶自定義原語
5.9.1UDP定義
5.9.2組閤電路UDP
5.9.3電平觸發的時序UDP
5.9.4邊沿觸發的時序電路UDP
5.9.5初始化狀態寄存器
5.9.6UDP例化
5.9.7邊沿觸發和電平觸發的混閤行為
5.10Verilog HDL行為描述語句
5.10.1過程語句
5.10.2過程連續分配
5.10.3條件語句
5.10.4case語句
5.10.5循環語句
5.10.6過程時序控製
5.10.7語句塊
5.10.8結構化的過程
5.11Verilog HDL任務和函數
5.11.1任務和函數的區彆
5.11.2任務和任務使能
5.11.3禁止命名的塊和任務
5.11.4函數和函數調用
5.12Verilog HDL層次化結構
5.12.1模塊和模塊例化
5.12.2覆蓋模塊參數值
5.12.3端口
5.12.4生成結構
5.12.5層次化的名字
5.12.6嚮上名字引用
5.12.7範圍規則
5.13Verilog HDL設計配置
5.13.1配置格式
5.13.2庫
5.13.3配置例子
5.13.4顯示庫綁定信息
5.13.5庫映射例子
5.14Verilog HDL指定塊
5.14.1模塊路徑聲明
5.14.2為路徑分配延遲
5.14.3混閤模塊路徑延遲和分布式延遲
5.14.4驅動連綫邏輯
5.14.5脈衝過濾行為的控製
5.15Verilog HDL時序檢查
5.15.1使用穩定窗口檢查時序
5.15.2用於時鍾和控製信號的時序檢查
5.15.3邊沿控製標識符
5.15.4提示符： 用戶定義對時序衝突的響應
5.15.5使能有條件事件的時序檢查
5.15.6嚮量信號的時序檢查
5.15.7負時序檢查
5.16Verilog HDL SDF逆嚮注解
5.16.1映射SDF結構到Verilog
5.16.2多個注解
5.16.3多個SDF文件
5.16.4脈衝限製注解
5.16.5SDF到Verilog延遲值映射
5.17Verilog HDL係統任務和函數
5.17.1顯示任務
5.17.2文件輸入�彩涑魷低橙撾窈禿�數
5.17.3時間標度係統任務
5.17.4仿真控製任務
5.17.5可編程邏輯陣列建模係統任務
5.17.6隨機分析任務
5.17.7仿真時間係統函數
5.17.8轉換函數
5.17.9概率分布函數
5.17.10命令行輸入
5.17.11數學函數
5.18Verilog HDL的VCD文件
5.18.1四態VCD文件的創建
5.18.2四態VCD文件的格式
5.18.3擴展VCD文件的創建
5.18.4擴展VCD文件的格式
5.19Verilog HDL編譯器指令
5.19.1'celldefine和'endcelldefine
5.19.2'default_nettype
5.19.3'define和'undef
5.19.4'ifdef、'else、'elsif、'endif、'ifndef
5.19.5'include
5.19.6'resetall
5.19.7'line
5.19.8'timescale
5.19.9'unconnected_drive和'nounconnected_drive
5.19.10'pragma
5.19.11'begin_keywords和'end_keyword
5.20Verilog HDL編程語言接口PLI
5.20.1Verilog HDL PLI發展過程
5.20.2Verilog HDL PLI提供的功能
5.20.3Verilog HDL PLI原理
5.20.4Verilog HDL VPI工作原理
第6章基本數字邏輯單元HDL描述
6.1組閤邏輯電路的HDL描述
6.1.1邏輯門的HDL描述
6.1.2編碼器HDL描述
6.1.3譯碼器HDL描述
6.1.4數據選擇器HDL描述
6.1.5數字比較器HDL描述
6.1.6總綫緩衝器HDL描述
6.2數據運算操作HDL描述
6.2.1加法操作HDL描述
6.2.2減法操作HDL描述
6.2.3乘法操作HDL描述
6.2.4除法操作HDL描述
6.2.5算術邏輯單元HDL描述
6.3時序邏輯電路HDL描述
6.3.1觸發器和鎖存器的HDL描述
6.3.2計數器HDL描述
6.3.3移位寄存器HDL描述
6.3.4脈衝寬度調製PWM HDL描述
6.4存儲器HDL描述
6.4.1ROM HDL描述
6.4.2RAM HDL描述
6.5有限自動狀態機HDL描述
6.5.1FSM設計原理
6.5.2FSM的分類及描述
第7章基於HDL數字係統實現
7.1設計所用外設的原理
7.1.1LED燈
7.1.2開關
7.1.3七段數碼管
7.1.4VGA顯示器
7.1.5通用異步接收發送器
7.2係統設計原理
7.3建立新的設計工程
7.4基於VHDL的係統設計實現
7.4.1設計分頻時鍾模塊2
7.4.2設計和仿真計數器模塊
7.4.3設計頂層模塊
7.4.4設計分頻時鍾模塊1
7.4.5設計七段數碼管模塊
7.4.6設計分頻時鍾模塊3
7.4.7設計通用異步收發器模塊
7.4.8設計分頻時鍾模塊4
7.4.9設計VGA控製器模塊
7.5基於Verilog HDL的係統設計實現
7.5.1設計分頻時鍾模塊2
7.5.2設計和仿真計數器模塊
7.5.3設計頂層模塊
7.5.4設計分頻時鍾模塊1
7.5.5設計七段數碼管模塊
7.5.6設計分頻時鍾模塊3
7.5.7設計通用異步收發器模塊
7.5.8設計分頻時鍾模塊4
7.5.9設計VGA控製器模塊
第8章數字係統高級設計技術
8.1HDL高級設計技巧
8.1.1邏輯復製和復用技術
8.1.2並行和流水綫技術
8.1.3同步和異步單元處理技術
8.1.4邏輯處理技術
8.2IP核設計技術
8.2.1IP核分類
8.2.2IP核優化
8.2.3IP核生成
8.3可編程邏輯器件調試
8.3.1多路復用技術的應用
8.3.2虛擬邏輯分析工具
8.3.3ChipScope Pro調試工具概述
第9章基於IP核數字係統實現
9.1建立新的設計工程
9.2添加和配置時鍾IP核
9.3添加和配置計數器IP核
9.4生成頂層設計文件
9.5生成時鍾資源模塊例化模闆
9.5.1生成VHDL時鍾資源例化模闆
9.5.2生成Verilog HDL時鍾資源例化模闆
9.6生成計數器模塊例化模闆
9.6.1生成VHDL計數器例化模闆
9.6.2生成Verilog HDL計數器例化模闆
9.7創建HDL時鍾分頻模塊
9.8完成頂層設計文件
9.9添加頂層引腳約束文件
第10章數模混閤係統設計
10.1模數轉換器原理
10.1.1模數轉換器的參數
10.1.2模數轉換器的類型
10.2數模轉換器原理
10.2.1數模轉換器的參數
10.2.2數模轉換器的類型
10.3基於並行ADC的數字電壓錶的設計
10.3.1數字電壓錶的功能和結構
10.3.2模塊設計
10.3.3設計實現
10.4基於串行ADC的數字電壓錶的設計
10.4.1係統設計原理
10.4.2設計實現
10.5基於DAC的信號發生器的設計
10.5.1函數信號發生器設計原理
10.5.2設計實現
第11章軟核處理器PicoBlaze原理及應用
11.1片上可編程係統概論
11.1.1片上MCU和專用MCU的比較
11.1.2片上MCU和片上邏輯的比較
Xilinx FPGA數字設計：從門級到行為級雙重HDL描述（立體化教程） 下載 mobi epub pdf txt 電子書 格式

評分☆☆☆☆☆

適閤fpga新手入門

評分☆☆☆☆☆

好好好好好好好好好好

評分☆☆☆☆☆

書內容挺好，但是京東真是，第一次遇到，發的書邊邊是破一個角，不影響閱讀，書封皮也是捲起來的，有1/3邊緣顔色是暗灰色，有黑色手指印。。反正也是工具書，不影響閱讀也就不換瞭。

評分☆☆☆☆☆

講的比較淺，適閤新手入門，不是很深入

評分☆☆☆☆☆

它和include不同的是，從這個環境變中引入的Makefile的“目標”不會起作用，如果

評分☆☆☆☆☆

不錯不錯

評分☆☆☆☆☆

下麵的幾個目錄下找：

評分☆☆☆☆☆

2、如果目錄<prefix>/include（一般是：/usr/local/bin或/usr/include）存在的話，make也

評分☆☆☆☆☆

-include <filename>

類似圖書 點擊查看全場最低價