發表於2024-11-05
序Ⅲ
前言Ⅴ
學習說明Ⅶ
第1章數字邏輯基礎
1.1數字邏輯的發展史
1.2開關係統
...
1.3半導體數字集成電路
1.3.1集成電路的發展
1.3.2集成電路構成
1.3.3集成電路版圖
1.4基本邏輯門電路分析
...
1.5邏輯代數理論
1.5.1邏輯代數中運算關係
1.5.2邏輯函數錶達式
1.6邏輯錶達式的化簡
...
1.7毛刺産生及消除
1.8數字碼製錶示和轉換
1.8.1數字碼製錶示
1.8.2數字碼製轉換
1.9組閤邏輯電路
...
1.10時序邏輯電路
...
1.11有限自動狀態機
1.11.1有限自動狀態機原理
1.11.2狀態圖錶示及實現
1.11.3三位計數器
第2章可編程邏輯器件工藝和結構
2.1可編程邏輯器件的發展曆史
2.2可編程邏輯器件工藝
2.3簡單可編程邏輯器件結構
2.3.1PROM原理及結構
2.3.2PAL原理及結構
2.3.3PLA原理及結構
2.4CPLD原理及結構
2.4.1功能塊
2.4.2宏單元
2.4.3快速連接矩陣
2.4.4輸入輸齣塊
2.5FPGA原理及結構
...
2.6CPLD和FPGA比較
2.7Xilinx可編程邏輯器件
2.7.1Xilinx CPLD芯片介紹
2.7.2Xilinx FPGA芯片介紹
2.7.3Xilinx PROM芯片介紹
第3章Vivado集成開發環境IP核設計流程
3.1IP的基本概念
3.1.1IP核來源
3.1.2IP核的提供方式
3.1.3IP核優化
3.2Vivado工具設計流程
3.3Vivado IP數字係統的設計與實現
3.3.1建立新的設計工程
3.3.2修改工程設置屬性
3.3.3創建塊設計
3.3.4生成設計輸齣文件
3.4XDC文件原理及添加方法
...
3.5查看綜閤後的結果
3.6查看實現後的結果
3.7生成和下載比特流文件
3.7.1生成比特流文件
3.7.2下載比特流文件
3.8生成和下載PROM文件
第4章Vivado集成開發環境VHDL設計流程
4.1創建新的設計工程
4.2修改工程屬性
4.3創建並添加一個新的設計文件
4.4RTL詳細描述和分析
4.4.1詳細描述的原理
4.4.2詳細描述的過程
4.5設計綜閤和分析
4.5.1綜閤過程的關鍵問題
4.5.2執行設計綜閤
4.5.3綜閤報告的查看
4.6設計行為級仿真
4.7創建實現約束文件XDC
4.7.1實現約束的原理
4.7.2I/O規劃器功能
4.7.3實現約束過程
4.8設計實現和分析
4.8.1設計實現原理
4.8.2設計實現及分析
4.9設計時序仿真
4.10生成並下載比特流文件
4.10.1生成比特流文件
4.10.2下載比特流文件到FPGA
4.11生成並燒寫PROM文件
第5章VHDL語言規範
5.1VHDL程序結構和配置
5.1.1VHDL程序結構框架
5.1.2VHDL實體
5.1.3VHDL結構體
5.1.4配置聲明
5.2VHDL語言描述風格
5.2.1行為描述
5.2.2數據流描述
5.2.3結構化描述
5.3VHDL語言要素
5.3.1字符集
5.3.2語言要素、分隔符和分界符
5.3.3標識符
5.3.4抽象文字
5.3.5字符文字
5.3.6字符串文字
5.3.7比特字符串文字
5.3.8注釋
5.3.9保留字
5.3.10允許的字符替換
5.4VHDL設計資源共享
5.4.1庫的聲明和調用
5.4.2子程序和函數聲明
5.4.3函數體和子程序體
5.4.4子程序和函數重載
5.4.5解析函數
5.4.6包聲明
5.4.7包體
5.5VHDL類型
5.5.1標量類型
5.5.2復閤類型
5.5.3訪問類型
5.5.4文件類型
5.5.5保護類型
5.6VHDL聲明
5.6.1類型聲明
5.6.2子類型聲明
5.6.3對象
5.6.4屬性聲明
5.6.5元件聲明
5.6.6組模闆聲明
5.6.7組聲明
5.7VHDL說明
5.7.1屬性說明
5.7.2配置說明
5.7.3斷開說明
5.8VHDL名字
5.8.1簡單名字
5.8.2選擇名字
5.8.3索引名字
5.8.4切片名字
5.8.5屬性名字
5.9VHDL錶達式
5.9.1VHDL操作符
5.9.2VHDL操作數
5.10VHDL順序描述語句
...
5.11VHDL並發描述語句
...
第6章基本數字邏輯單元的VHDL描述
6.1組閤邏輯電路的VHDL描述
...
6.2數據運算操作的VHDL描述
...
6.3時序邏輯電路的VHDL描述
...
6.4存儲器的VHDL描述
6.4.1ROM的VHDL描述
6.4.2RAM的VHDL描述
6.5有限自動狀態機的VHDL描述
6.5.1FSM設計原理
6.5.2FSM的分類及描述
第7章VHDL數字係統設計和實現
7.1設計所用外設的原理
...
7.2係統設計原理
7.3創建新的設計工程
7.4VHDL數字係統設計流程
...
第8章創建和封裝用戶IP設計和實現
8.1Vivado定製IP流程導論
8.2封裝用戶定義IP核設計流程
...
8.3調用用戶自定義IP實現流程
...
8.4係統行為級仿真
8.5係統設計綜閤
8.6係統實現和驗證
第9章Vivado調試工具原理及實現
9.1設計調試原理和方法
9.2FIFO IP的生成和調用
9.2.1創建新的工程
9.2.2添加FIFO IP核
9.2.3添加頂層設計文件
9.2.4添加XDC文件
9.3網錶插入調試探測流程方法及實現
9.3.1網錶插入調試探測流程的方法
9.3.2網錶插入調試探測流程的實現
9.4使用添加VHDL屬性調試探測流程
9.5使用VHDL例化調試核調試探測流程
第10章數字係統高級設計方法
10.1數字係統設計目標
10.2時序基本概念
10.2.1基本術語
10.2.2時序路徑
10.2.3建立和保持鬆弛
10.2.4去除和恢復檢查
10.3邏輯復製和復用
10.3.1邏輯復製
10.3.2邏輯復用
10.4並行和流水綫
10.4.1並行設計
10.4.2流水綫設計
10.5同步和異步單元處理
10.5.1同步單元處理
10.5.2異步單元處理
10.6邏輯結構處理
10.6.1邏輯結構設計方法
10.6.2if和case語句的使用
第11章數模混閤係統設計
11.1模數轉換器原理
11.1.1模數轉換器的參數
11.1.2模數轉換器的類型
11.2數模轉換器原理
11.2.1數模轉換器的參數
11.2.2數模轉換器的類型
11.3基於XADC的信號采集和處理原理及實現
11.3.1XADC模塊原理
11.3.2XADC原語
11.3.31602模塊原理
11.3.4信號采集、處理和顯示的實現
11.4基於DAC的信號發生器的設計原理及實現
11.4.1D/A轉換器工作原理
11.4.2函數信號産生原理
11.4.3設計實現
EDA原理及VHDL實現:從晶體管、門電路到Xilinx Vivado的數字係統設計/高等學校電子信息類專業係列教材 下載 mobi pdf epub txt 電子書 格式 2024
EDA原理及VHDL實現:從晶體管、門電路到Xilinx Vivado的數字係統設計/高等學校電子信息類專業係列教材 下載 mobi epub pdf 電子書物流越來越差,從通州到武清運瞭兩天
評分#,二手書都比這新,,上次買書不錯啊,這次是怎麼瞭?
評分送貨及時,物品完好。
評分物流越來越差,從通州到武清運瞭兩天
評分#,二手書都比這新,,上次買書不錯啊,這次是怎麼瞭?
評分送貨及時,物品完好。
評分送貨及時,物品完好。
評分#,二手書都比這新,,上次買書不錯啊,這次是怎麼瞭?
評分ksskakjajsjjajsjsjssjjejjejejwkwkwkkwkkwkwkwkkwk
EDA原理及VHDL實現:從晶體管、門電路到Xilinx Vivado的數字係統設計/高等學校電子信息類專業係列教材 mobi epub pdf txt 電子書 格式下載 2024