手把手教你設計CPU——RISC-V處理器篇 下載 mobi epub pdf 電子書 2025

簡體網頁||繁體網頁

☆☆☆☆☆

鬍振波 著

圖書標籤:

• RISC-V
• CPU設計
• 處理器
• 計算機組成原理
• 數字邏輯
• Verilog
• FPGA
• 硬件設計
• 嵌入式係統
• 動手實踐

齣版社： 人民郵電齣版社

ISBN：9787115480521

版次：1

商品編碼：12360850

品牌：異步圖書

包裝：平裝

開本：16開

齣版時間：2018-05-01

用紙：膠版紙

産品特色

編輯推薦

適讀人群 ：本書不僅適閤CPU或芯片設計相關從業者閱讀使用，也適閤作為大中專院校相關師生學習RISC-V處理器設計（使用Verilog語言）和CPU設計的指導用書。

係統介紹RISC-V指令集架構。

結閤實際RISC-V開源實例進行教學。

深入剖析RISC-V處理器的微架構以及代碼實現。

使讀者能夠快速掌握並輕鬆使用RISC-V架構處理器。

通過學習實例蜂鳥E200的Verilog代碼，您將能成為一名閤格的數字IC設計工程師。通過學習本書推薦的完整開源SoC平颱，您也可以快速搭建FPGA原型平颱，運行完整的軟件實例。

內容簡介

本書是一本介紹通用CPU設計的入門書，以通俗的語言係統介紹瞭CPU和RISC-V架構，力求為讀者揭開CPU設計的神秘麵紗，打開計算機體係結構的大門。

本書共分為四部分。第一部分是CPU與RISC-V的綜述，幫助初學者對CPU和RISC-V快速地建立起認識。第二部分講解如何使用Verilog設計CPU，使讀者掌握處理器核的設計精髓。第三部分主要介紹蜂鳥E203配套的SoC和軟件平颱，使讀者實現蜂鳥E203 RISC-V處理器在FPGA原型平颱上的運行。第四部分是附錄，介紹瞭RISC-V指令集架構，輔以作者加入的背景知識解讀和注解，以便於讀者理解。

本書不僅適閤CPU或芯片設計相關從業者閱讀使用，也適閤作為大中專院校相關師生學習RISC-V處理器設計（使用Verilog語言）和CPU設計的指導用書。

作者簡介

鬍振波，上海交通大學電子工程係本科、微電子學院碩士。擁有業界多年ASIC和CPU設計與驗證經驗，先後在Marvell任職ARM架構CPU設計高級工程師、在Synopsys任職研發經理、在比特大陸任職IC設計總監、在武漢聚芯微電子任職架構師，現緻力於推動RISC-V架構在國內的傳播和發展。

目錄

第 一部分 CPU與RISC-V綜述
第 1章 一文讀懂CPU之三生三世 2
1.1　眼看他起高樓，眼看他宴賓客，眼看他樓塌瞭——CPU眾生相 3
1.3　人生已是如此艱難，你又何必拆穿——CPU從業者的無奈 17
1.4　無敵是多麼寂寞——ARM統治著的世界 18
1.4.1 獨樂樂與眾樂樂——ARM公司的盈利模式 18
1.4.2 小個子有大力量——無處不在的Cortex-M係列 21
1.4.3 移動王者——Cortex-A係列在手持設備領域的巨大成功 23
1.4.4 進擊的巨人——ARM進軍PC與服務器領域的雄心 25
1.5　東邊日齣西邊雨，道是無晴卻有晴——RISC-V登場 25
1.6　原來你是這樣的“薯片”——ARM的免費計劃 28
1.7　舊時王謝堂前燕，飛入尋常百姓傢——你也可以設計自己的處理器 28

第 2章 大道至簡——RISC-V架構之魂 29
2.1　簡單就是美——RISC-V架構的設計哲學 30
2.2　RISC-V指令集架構簡介 33
2.3　RISC-V軟件工具鏈 42
2.4　RISC-V和其他開放架構有何不同 44

第3章 亂花漸欲迷人眼——盤點RISC-V商業版本與開源版本 46
3.1　各商業版本與開源版本綜述 47
3.2　總結 53
第4章 開源RISC-V——蜂鳥E200係列超低功耗Core與SoC 54
4.1　與眾不同的蜂鳥E200處理器 55
4.2　蜂鳥E200簡介——蜂鳥雖小，五髒俱全 56
4.3　蜂鳥E200型號係列 57
4.4　蜂鳥E200性能指標 58
4.5　蜂鳥E200配套SoC 59
4.6　蜂鳥E200配置選項 60
第二部分 手把手教你使用Verilog設計CPU
第5章 先見森林，後觀樹木——蜂鳥E200設計總覽和頂層介紹 65
5.1　處理器硬件設計概述 66
5.2　蜂鳥E200處理器核設計哲學 67
5.3　蜂鳥E200處理器核RTL代碼風格介紹 68
5.4　蜂鳥E200模塊層次劃分 72
5.5　蜂鳥E200處理器核源代碼 73
5.6　蜂鳥E200處理器核配置選項 73
5.7　蜂鳥E200處理器核支持的RISC-V指令子集 74
5.8　蜂鳥E200處理器流水綫結構 74
5.9　蜂鳥E200處理器核頂層接口介紹 74
5.10　總結 77

第6章 流水綫不是流水賬——蜂鳥E200流水綫介紹 78
6.1　處理器流水綫概述 79
6.2　處理器流水綫中的亂序 83
6.3　處理器流水綫中的反壓 84
6.4　處理器流水綫中的衝突 84
6.5　蜂鳥E200處理器的流水綫 86
6.6　總結 87

第7章 萬事開頭難嗎—— 一切從取指令開始 88
7.1　取指概述 89
7.2　RISC-V架構特點對於取指的簡化 97
7.3　蜂鳥E200處理器的取指實現 101
7.4　總結 116

第8章 一鼓作氣，執行力是關鍵——執行 117
8.1　執行概述 118
8.2　RISC-V架構特點對於執行的簡化 121
8.3　蜂鳥E200處理器的執行實現 123

第9章 善始者實繁，剋終者蓋寡——交付 161
9.1　處理器交付、取消、衝刷 162
9.2　RISC-V架構特點對於交付的簡化 164
9.3　蜂鳥E200處理器交付硬件實現 164

第 10章 讓子彈飛一會兒——寫迴 170
10.1　處理器的寫迴 171
10.2　蜂鳥E200處理器的寫迴硬件實現 171

第 11章 哈弗還是比亞迪——存儲器架構 178
11.1　存儲器架構概述 179
11.2　RISC-V架構特點對於存儲器訪問指令的簡化 183
11.3　RISC-V架構的存儲器相關指令 184
11.4　蜂鳥E200處理器存儲器子係統硬件實現 185

第 12章 黑盒子的窗口——總綫接口單元BIU 203

12.1　片上總綫協議概述 204
12.2　自定義總綫協議ICB 206
12.3　ICB總綫的硬件實現 210
12.4　蜂鳥E200處理器核BIU 212
12.5　蜂鳥E200處理器SoC總綫 214
12.6　總結 216

第 13章 不得不說的故事——中斷和異常 217

13.1　中斷和異常概述 218
13.2　RISC-V架構異常處理機製 221
13.3　RISC-V架構中斷定義 226
13.4　RISC-V架構異常相關CSR寄存器 232
13.5　蜂鳥E200異常處理的硬件實現 232

第 14章 最不起眼的，其實是最難的——調試機製 246

14.1　調試機製概述 247
14.2　RISC-V架構的調試機製 249
14.3　蜂鳥E200調試機製的硬件實現 251

第 15章 動如脫兔，靜若處子——低功耗的訣竅 260

15.1　處理器低功耗技術概述 261
15.2　RISC-V架構的低功耗機製 265
15.3　蜂鳥E200低功耗機製的硬件實現 265
15.4　總結 275

第 16章 工欲善其事，必先利其器——RISC-V可擴展協處理器 276

16.1　專用領域架構DSA 277
16.2　RISC-V架構的可擴展性 278
16.3　蜂鳥E200的協處理器接口EAI 279
16.4　蜂鳥E200的協處理器參考示例 286

第三部分 使用Verilog進行仿真和在FPGA SoC原型上運行軟件

第 17章 冒個煙先——運行Verilog仿真測試 292

17.1　E200開源項目的代碼層次結構 293
17.2　E200開源項目的測試用例 294
17.3　E200開源項目的測試平颱（TestBench） 298
17.4　在Verilog TestBench中運行測試用例 299

第 18章 套上殼子上路——實現SoC和FPGA原型 302

18.1　Freedom E310 SoC簡介 303
18.2　HBird-E200-SoC簡介 304
18.3　HBird-E200-SoC FPGA原型平颱 311
18.4　蜂鳥E200專用FPGA開發闆 320

第 19章 畫龍點睛——運行和調試軟件示例 321

19.1　Freedom-E-SDK平颱簡介 322
19.2　SIRV-E-SDK平颱簡介 323
19.3　使用SIRV-E-SDK運行示例程序 325
19.4　使用GDB和OpenOCD調試示例程序 328
19.5　Windows圖形化IDE開發工具 331

第 20章 是騾子是馬？拉齣來遛遛——運行跑分程序 332

20.1　跑分程序簡介 333
20.2　Dhrystone簡介 333
20.3　運行Dhrystone Benchmark 335
20.4　CoreMark簡介 337
20.5　運行CoreMark Benchmark 338
20.6　總結與比較 340

附錄部分 RISC-V架構詳述附錄A RISC-V架構指令集介紹 342

附錄B RISC-V架構CSR寄存器介紹 374

附錄C RISC-V架構的PLIC介紹 384

附錄D 存儲器模型背景介紹 392

附錄E 存儲器原子操作指令背景介紹 397

附錄F RISC-V指令編碼列錶 400

附錄G RISC-V僞指令列錶 404

CPU設計：從原理到實踐的深度探索 這本書將帶領您深入CPU（中央處理器）設計的核心領域，為您揭示指令集架構（ISA）的設計哲學、流水綫技術的精妙之處、存儲器層次結構的優化策略，以及現代處理器所必須麵對的並發與並行挑戰。這不是一本關於特定指令集（如RISC-V）的入門指南，而是旨在為您構建一個紮實、全麵的CPU設計知識體係，讓您能夠理解不同架構設計的優劣，並具備獨立思考和創新設計的能力。 第一部分：指令集架構（ISA）——處理器的靈魂 我們將從最基礎的指令集架構（ISA）講起。ISA是硬件和軟件之間的接口，它定義瞭處理器能夠理解和執行的指令集閤、寄存器類型、尋址模式以及內存訪問方式。理解ISA的設計至關重要，因為它直接影響到處理器的性能、功耗、指令集大小以及軟件開發的便利性。 RISC與CISC的演進與權衡：我們將深入剖析精簡指令集計算（RISC）和復雜指令集計算（CISC）這兩種主流ISA設計理念的哲學差異、曆史淵源和各自的優缺點。RISC架構以其指令簡單、執行速度快、易於流水綫化而聞名，而CISC架構則力圖通過復雜的指令一步到位完成任務。我們將分析它們在實際應用中的錶現，並探討混閤架構的齣現及其意義。 指令集設計的核心要素： 指令格式：我們會探討不同指令格式的設計，包括定長指令和變長指令的優劣，以及如何通過指令格式的設計來提高譯碼效率和代碼密度。 尋址模式：寄存器直接尋址、立即數尋址、基址加偏移量尋址、PC相對尋址等多種尋址模式將被詳細講解，分析它們在不同場景下的適用性以及對指令執行效率的影響。 寄存器文件設計：我們將討論通用寄存器數量、特殊用途寄存器（如程序計數器、棧指針、狀態寄存器）的設計原則，以及寄存器窗口和寄存器重命名等技術如何提升性能。 操作類型：數據傳輸指令、算術邏輯運算指令、控製流指令（跳轉、分支、調用）等各類指令的功能和實現細節將被逐一分析。 數據類型與字長：整數、浮點數、嚮量等數據類型的錶示方式，以及處理器字長（8位、16位、32位、64位）的選擇對性能和內存占用的影響。 ISA的擴展與演進：我們將探討如何為ISA增加新的指令，以支持特定的應用領域，例如SIMD（單指令多數據流）指令集用於嚮量處理，或者加密指令集用於提升安全性能。同時，也會討論ISA嚮前兼容和嚮後兼容的挑戰。 第二部分：處理器微架構——實現指令的藝術 ISA定義瞭“做什麼”，而微架構則決定瞭“怎麼做”。微架構是ISA的具體實現，它涉及到如何組織和控製處理器的各個功能單元，以最高效地執行指令。 核心處理器結構： 取指（Fetch）：講解指令存儲器的訪問、指令預取（prefetching）技術，以及如何利用分支預測（branch prediction）來減少取指的等待時間。 譯碼（Decode）：分析指令的解析過程，包括操作碼（opcode）、操作數（operand）的提取，以及指令的類型和執行所需的資源。 執行（Execute）：深入講解算術邏輯單元（ALU）、浮點單元（FPU）等執行單元的設計，以及如何通過多功能執行單元提高利用率。 訪存（Memory Access）：詳細闡述加載（load）和存儲（store）指令如何與緩存（cache）和主存進行交互，以及內存訪問指令的延遲和吞吐量問題。 寫迴（Writeback）：分析執行結果如何寫迴到寄存器文件或內存中。 流水綫技術（Pipelining）：這是現代CPU性能的關鍵。我們將從基礎的五級流水綫（取指、譯碼、執行、訪存、寫迴）入手，詳細講解流水綫的原理、潛在的衝突（結構衝突、數據衝突、控製衝突）以及解決這些衝突的技術，如： 流水綫調度：如何調整指令的執行順序以避免衝突。 數據轉發（Forwarding/Bypassing）：將一個指令的執行結果在尚未寫迴寄存器時，直接轉發給後續需要該結果的指令。 流水綫暫停（Stalling）：當數據或控製衝突無法通過轉發解決時，暫停流水綫以等待所需數據或指令。 分支預測與推測執行（Speculative Execution）：在分支結果未知時，根據預測結果先執行一部分指令，並在分支結果確定後，根據實際情況選擇保留或丟棄推測執行的結果。我們將深入探討各種分支預測算法（如靜態預測、動態預測、兩級自適應預測）。 亂序執行（Out-of-Order Execution, OOO）：為瞭進一步提高指令級並行性（ILP），我們將深入研究亂序執行技術。 保留站（Reservation Stations）：存儲等待執行的指令及其操作數。 重排序緩衝（Reorder Buffer, ROB）：跟蹤指令的執行順序，並確保結果按程序順序提交（commit）。 寄存器重命名（Register Renaming）：解決由寄存器引入的數據衝突，通過引入物理寄存器來消除對邏輯寄存器的依賴。 部件調度：如何根據執行單元的可用性以及數據的就緒情況，動態地調度指令的執行。 超標量（Superscalar）與多綫程（Multithreading）： 超標量設計：如何設計包含多個獨立執行單元的處理器，以在每個時鍾周期內並行執行多條指令。我們將討論寬度（width）的概念，即處理器在一個周期內能派發（issue）和執行多少條指令。 多綫程技術： 細粒度多綫程（Fine-grained Multithreading）：在每個時鍾周期輪換執行來自不同綫程的指令，以掩蓋長延遲操作。 粗粒度多綫程（Coarse-grained Multithreading）：當一個綫程遇到長延遲操作時，切換到另一個綫程執行。 對稱多綫程（Simultaneous Multithreading, SMT）：一個核心同時執行來自多個綫程的指令，共享執行單元，最大化資源利用率。我們將深入探討SMT在現代處理器中的實現和優勢。 第三部分：存儲器係統——數據的生命綫 處理器需要快速訪問數據，而存儲器係統的設計直接影響到CPU的整體性能。 存儲器層次結構：我們將詳細講解由寄存器、多級緩存（L1、L2、L3）、主內存（RAM）和磁盤組成的存儲器層次結構。 緩存（Cache）原理： 局部性原理：時間局部性與空間局部性。 緩存映射：直接映射、全關聯映射、組相聯映射。 寫策略：寫迴（write-back）與寫通（write-through）。 替換策略：LRU（最近最少使用）、FIFO（先進先齣）、隨機替換等。 寫分配與非寫分配。 多級緩存的一緻性問題（Cache Coherence）：MESI協議（Modified, Exclusive, Shared, Invalid）等。 虛擬內存（Virtual Memory）：頁錶（page table）、TLB（Translation Lookaside Buffer）等機製如何實現地址轉換，以及其對性能的影響。 內存控製器設計：如何高效地管理對DRAM的訪問，包括行激活、列訪問、預充電等操作。 I/O係統：處理器如何與外部設備進行通信，DMA（Direct Memory Access）等技術的作用。 第四部分：並發與並行——多核時代的挑戰 隨著摩爾定律的放緩，多核處理器已成為主流。理解並發與並行是現代CPU設計不可或缺的一部分。 指令級並行（Instruction-Level Parallelism, ILP）：前麵已經深入討論過流水綫、亂序執行、超標量等技術，它們都旨在挖掘單個核心內的指令級並行性。 綫程級並行（Thread-Level Parallelism, TLP）： 多核處理器架構：共享緩存、私有緩存、緩存一緻性協議（如MESI、MOESI）在多核環境下的擴展。 核心間通信與同步：鎖（locks）、信號量（semaphores）、屏障（barriers）等同步原語的設計和實現。 任務並行與數據並行。 異構計算：CPU與GPU、DSP等專用處理器的協同工作，如何設計指令集和接口以支持異構計算。 第五部分：先進技術與未來展望 低功耗設計：電源門控（power gating）、時鍾門控（clock gating）、動態電壓頻率調整（DVFS）等技術。 性能分析與功耗估算：使用性能計數器（performance counters）、模擬器（simulators）等工具對處理器設計進行評估。 新興的指令集架構：探討RISC-V等開放指令集在嵌入式、高性能計算等領域的應用潛力。 未來的CPU設計趨勢：例如，神經形態計算、量子計算接口等。 本書的目標是提供一個係統性的、深入的CPU設計學習路徑。通過理論講解、案例分析和概念推演，幫助讀者建立起CPU設計這一復雜領域中的堅實知識基礎，並培養齣解決實際設計問題的能力。本書將側重於理解“為什麼”和“如何”，而非簡單地羅列各種技術細節，力求讓讀者在掌握原理的同時，也能觸及到設計的藝術。

評分☆☆☆☆☆

我近期閱讀瞭《手把手教你設計CPU——RISC-V處理器篇》，這本書的特點在於其極強的實操指導性。它不像一些理論書籍那樣，隻是簡單地陳述概念，而是真的將讀者帶入瞭CPU設計的“實戰”場景。例如，在介紹指令集的編碼格式時，作者不僅解釋瞭不同指令類型的格式差異，還給齣瞭如何根據這些格式來設計譯碼邏輯的思路。我特彆留意瞭書中關於“寄存器堆”的設計章節，作者詳細講解瞭寄存器堆的功能、結構以及如何通過寄存器選擇和讀寫信號來實現數據的存取。書中還涉及瞭一些重要的工程實踐，比如如何使用Verilog等硬件描述語言來具體實現CPU的各個模塊，雖然書中可能沒有提供完整的代碼，但其給齣的設計思路和關鍵代碼片段，對於初學者來說已經足夠指導他們開始自己的實踐瞭。這本書讓我覺得，CPU設計不再是遙不可及的理論，而是可以通過係統學習和動手實踐來掌握的一項技能。它給瞭我很大的信心去嘗試自己設計一個簡單的CPU。

評分☆☆☆☆☆

《手把手教你設計CPU——RISC-V處理器篇》的齣版，對於我來說，簡直是一場及時雨。我一直對計算機底層原理充滿好奇，尤其對CPU的設計過程非常感興趣，但市麵上很多相關的書籍要麼過於理論化，要麼缺乏係統性，讓我覺得難以入手。這本書則完全不同，它就像一位經驗豐富的老教授，用生動、形象的語言，將一個復雜而龐大的CPU設計過程，拆解成一個個易於理解的模塊。我特彆喜歡書中關於“數據通路”的講解，作者非常細緻地描繪瞭數據在CPU內部是如何流動，寄存器、ALU、存儲器等部件是如何通過總綫連接起來，共同完成指令的執行。圖文並茂的插圖，將抽象的數據流具象化，讓我能夠輕鬆地掌握數據通路的設計要點。此外，書中對“控製單元”的設計也進行瞭深入的剖析，解釋瞭指令譯碼、微操作生成、時序控製等關鍵環節，讓我明白瞭CPU的“大腦”是如何指揮各個部件協同工作的。這本書的價值不僅僅在於它介紹瞭RISC-V指令集，更在於它教會瞭我設計CPU的“方法論”，讓我明白瞭一個完整的CPU是如何從無到有，一步步被構思和實現的。

評分☆☆☆☆☆

剛收到《手把手教你設計CPU——RISC-V處理器篇》，迫不及待地翻看瞭起來，整體感覺非常紮實。書中的內容邏輯性很強，從宏觀的CPU架構概述，到微觀的指令集設計、數據通路、控製單元的實現，都做到瞭條理清晰，環環相扣。我尤其欣賞作者在講解RISC-V指令集時，並沒有直接羅列指令，而是先從計算機如何執行指令這個根本問題齣發，解釋瞭指令集的齣現是為瞭簡化硬件設計，提高效率。然後，再逐一介紹不同類型的指令（如算術邏輯指令、訪存指令、控製轉移指令等）是如何與CPU內部的各個部件（寄存器堆、ALU、存儲器接口等）協同工作的。書中對於指令集中的各個字段（操作碼、寄存器地址、立即數等）的含義和作用的闡述也十分到位，讓我能清晰地理解每一條指令在CPU內部是如何被解碼和執行的。而且，作者似乎很注重理論與實踐的結閤，書中提及瞭一些在實際設計中會遇到的考量，比如時序約束、功耗優化等，雖然沒有深入展開，但這些“點撥”對於一個有誌於深入研究CPU設計的讀者來說，無疑是寶貴的啓示。這本書就像一張詳細的藍圖，它不僅僅展示瞭CPU的“樣子”，更描繪瞭CPU“如何工作”的內在機製，讓我對CPU的理解上升瞭一個全新的維度。

評分☆☆☆☆☆

這次入手瞭《手把手教你設計CPU——RISC-V處理器篇》，這本書給我帶來瞭非常直觀的感受。首先，它的排版和印刷質量就相當不錯，紙張厚實，文字清晰，圖片也很精美，翻閱起來是一種享受。我個人比較注重學習過程的細節，這本書在這方麵做得很好。它沒有上來就拋齣大量晦澀的概念，而是循序漸進，從最基礎的原理講起，一點一點地構建起完整的CPU設計圖景。我特彆喜歡它在講解某些核心概念時，會穿插一些實際的例子或者類比，這大大降低瞭理解難度，讓我這個初學者也能很快跟上節奏。比如，在介紹指令流水綫的時候，作者並不是簡單地給齣示意圖，而是花瞭大量的篇幅去解釋每一級流水綫的作用，以及數據冒險、控製冒險這些常見問題是如何産生的，並提供瞭相應的解決方案。這種“刨根問底”式的講解方式，讓我感覺自己不僅僅是在看書，更像是在和一位經驗豐富的老師麵對麵交流，老師會耐心地解答我可能遇到的每一個疑惑，引導我一步步深入。即使是一些看似簡單的邏輯門電路，作者也給齣瞭詳盡的解釋，讓我明白它們是如何組閤纔能實現更復雜的功能。這種嚴謹的態度貫穿全書，讓我覺得這本書的價值遠不止於理論知識的傳遞，更在於培養瞭我的工程思維和解決問題的能力。

評分☆☆☆☆☆

拿到《手把手教你設計CPU——RISC-V處理器篇》這本書，我首先被它樸實而專業的封麵所吸引。翻開後，內容更是令我驚喜。這本書在講解CPU設計時，非常注重邏輯上的連貫性和遞進性。它從最基本的數字邏輯基礎開始，逐步深入到指令集架構，再到具體的處理器設計。我印象深刻的是，作者在講解“指令執行周期”時，將一個指令的完成過程拆解成瞭取指令、指令譯碼、執行、訪存、寫迴這幾個階段，並詳細說明瞭每個階段的數據流和控製信號的變化。這種分步講解的方式，讓我能夠清晰地理解CPU是如何一步步地處理一條指令的。書中對於RISC-V指令集特點的介紹，也做得非常到位，比如它強調的精簡指令集、寄存器-寄存器操作等，以及這些特點是如何為硬件設計帶來便利的。我特彆喜歡書中對“中斷和異常處理”機製的講解，這部分內容通常是CPU設計中比較復雜和容易被忽略的部分，但這本書卻給予瞭足夠的重視，並進行瞭深入淺齣的闡述，這讓我對CPU的魯棒性有瞭更深的認識。整體而言，這是一本非常適閤作為CPU設計入門的優秀教材。

評分☆☆☆☆☆

剛剛新齣的,學習一下新技術

評分☆☆☆☆☆

不錯不錯不錯不錯不錯

評分☆☆☆☆☆

此用戶未填寫評價內容

評分☆☆☆☆☆

潮流新書，學習一下，還是很不錯的

評分☆☆☆☆☆

鬍老師這本書寫得確實好，以前一直有興趣，但一直沒有信心讀一本關於內核的書。這本書把CPU內核寫得生動有趣，還是關於最新有前途的risc-v，必須點贊。

評分☆☆☆☆☆

價格不錯，618囤書

評分☆☆☆☆☆

預定瞭好長時間，終於買到瞭

評分☆☆☆☆☆

不錯不錯不錯不錯不錯

評分☆☆☆☆☆

此用戶未填寫評價內容