[按需印刷] 可重构计算(精) 下载 mobi epub pdf 电子书 2024

     魏少军、刘雷波、尹首一所著的《可重构计算( 精)》从数字系统的高层次综合理论和经典的计算技 术入手引出可重构 计算的慨念，介绍可重构计算处理器的高层软硬件架 构，重点分析动态重构 和部分重构、计算密集型和控制密集型可重构计算、 可重构计算处理器的中 断控制、软件流水、嵌套循环优化和能耗感知编译等 关键技术，给出设计实 例并展望了可重构计算技术的发展方向。
     本书适合电子科学与技术和计算机科学与技术专 业的科研人员、高年 级研究生，以及相关行业的电子工程师阅读。
    
   

     魏少军，清华大学教授，博士生导师。1991年获比利时蒙斯理工学院应用科学博士学位。曾任大唐电信科技股份有限公司总经理、电信科学技术研究院总工程师。现任清华大学微纳电子系主任、微电子学研究所所长，工业和信息化部电子科技委委员、中国电子学会会士、中国半导体行业协会副理事长、中国通信学会通信专用集成电路委员会主任委员，同时担任北京大学兼职教授。 魏少军教授主要从事超大规模集成电路设计方法学、移动计算技术和可重构计算技术等方向研究，SCI、EI收录论文100余篇，申请发明专利70余项。主持完成的科研项目曾获国家科技进步奖二等奖，教育部技术发明奖一等奖，北京市科技进步奖一等奖，中国电子学会电子信息科学技术奖一等奖，信息产业部“重大技术发明奖”，国家知识产权局和世界知识产权组织专利金奖等。 刘雷波，清华大学副教授，博士生导师。1999年取得清华大学学士学位，2004年取得博士学位。先后在欧洲微电子中心和美国麻省理工学院访问。现任清华大学微电子学研究所所长助理。 刘雷波长期从事可重构计算、集成电路设计、VLSI数字信号处理的研究工作。主持承担了国家自然科学基金、国家863计划重点项目等10余项。SCI收录论文40余篇，申请发明专利60余项，授权30余项，翻译出版4部著作，曾获教育部技术发明奖一等奖。 尹首一，清华大学副研究员，博士生导师。2005年取得清华大学博士学位，2005～2007年在英国帝国理工大学从事博士后工作。现任清华大学CAD技术研究室主任。 尹首一研究领域包括可重构计算、高层次综合、SoC与嵌入式系统设计等。主持承担了国家科技重大专项子课题、国家863计划项目、国家自然科学基金等10余项。SCI收录论文40余篇，申请发明专利28项，授权6项，获得软件著作权5项，曾获教育部技术发明奖一等奖。
   

序一 序二 序三 序四 序五 前言 第0章  绪论   0.1  计算与集成电路     0.1.1  计算机与冯·诺依曼体系架构     0.1.2  集成电路与摩尔定律   0.2  计算架构     0.2.1  冯·诺依曼体系架构的变形     0.2.2  通用计算架构   0.3  数字系统的高层次综合技术     0.3.1  基本概念     0.3.2  数据通路设计     0.3.3  控制器设计     0.3.4  小结   0.4  可重构计算技术     0.4.1  可重构计算处理器     0.4.2  可重构计算处理器编译技术     0.4.3  小结   参考文献 第*部分  计算技术概述 第1章  计算技术发展历史   1.1  计算技术引言     1.1.1  史前时代--电子计算机之前     1.1.2  第*代电子计算机--电子管计算机     1.1.3  第二代电子计算机--晶体管计算机     1.1.4  第三代电子计算机--集成电路计算机     1.1.5  第四代电子计算机--大规模集成电路计算机   1.2  经典计算体系结构     1.2.1  计算体系结构设计因素     1.2.2  冯·诺依曼和哈佛体系结构     1.2.3  并行计算体系结构     1.2.4  多核和阿姆达尔定律   1.3  半导体技术发展的挑战     1.3.1  芯片复用技术需求     1.3.2  低功耗技术需求     1.3.3  存储技术瓶颈   1.4  可重构计算技术的历史背景   参考文献 第2章  可重构计算   2.1  可重构计算基本概念和原理   2.2  可重构计算特征与分类     2.2.1  可重构计算特征     2.2.2  可重构计算分类   2.3  可重构计算处理器模型     2.3.1  可重构计算处理器硬件架构组成     2.3.2  可重构计算处理器编译器结构   2.4  可重构计算处理器发展现状与趋势     2.4.1  可重构计算处理器硬件架构研究     2.4.2  可重构计算处理器编译器研究   参考文献 第二部分  可重构计算处理器高层架构 第3章  可重构计算处理器硬件架构   3.1  可重构数据通路设计     3.1.1  可重构计算单元设计     3.1.2  可重构路由单元设计     3.1.3  阵列接口单元的设计     3.1.4  可重构阵列缓存设计   3.2  可重构控制器设计     3.2.1  配置结构定义     3.2.2  配置执行方式     3.2.3  配置缓存设计   3.3  可重构数据通路与控制器的耦合关系   参考文献 第4章  可重构计算处理器编译系统   4.1  可重构计算处理器编译框架与流程   4.2  可重构计算处理器代码变换及优化     4.2.1  指令级变换     4.2.2  循环级变换   4.3  可重构计算处理器任务划分     4.3.1  任务划分概述     4.3.2  时域划分算法的相关研究   4.4  可重构计算处理器任务调度   4.5  可重构计算处理器映射配置生成     4.5.1  寄存器分配     4.5.2  运算到硬件资源的映射     4.5.3  内存映射优化     4.5.4  配置信息及控制码生成   4.6  相关编译器简介     4.6.1  NAPA C编译器     4.6.2  Streams-C编译器     4.6.3  CHIMAERA C编译器     4.6.4  Garp-C编译器     4.6.5  面向PipeRench结构的DIL编译器     4.6.6  RaPiD-C编译器     4.6.7  DRESC编译器     4.6.8  XPP-VC编译器     4.6.9  面向DySER结构的编译器   4.7  小结   参考文献 第三部分  可重构计算关键技术 第四部分  可重构计算处理器设计实例 第五部分  可重构计算发展方向